紅外成像技術早期在軍事領域有著廣泛的應用[1]，隨著非制冷紅外熱成像技術的生產(chǎn)成本大幅度降低以及紅外成像和測溫具有非接觸、無損等特點，該產(chǎn)品的應用目前已延伸到了電力、消防、工業(yè)、醫(yī)療、安防等各個領域。
    常見的熱像儀都是以FPGA、DSP、ARM為核心實現(xiàn)，其中以FPGA為核心的嵌入系統(tǒng)[2]具有并行處理和實時性強的優(yōu)點，只是FPGA在任務調(diào)度、網(wǎng)絡協(xié)議等功能設計上處理起來較為復雜。以ARM為核心的嵌入系統(tǒng)[3]能夠輕松實現(xiàn)多任務調(diào)度、移植各種復雜的網(wǎng)絡協(xié)議及實現(xiàn)多種IO接口，但ARM的處理器架構在實時性和高吞吐量上能力較差。
    為實現(xiàn)更高性價比，滿足紅外圖像數(shù)據(jù)處理和傳輸要求，本文提出以TI公司的DM642處理器為核心設計紅外熱像儀。從硬件上看，該處理器主頻能夠工作在600 MHz以上，并且片內(nèi)具有多總線、多處理器單元，具有多種IO總線和多通道EDMA，加上片內(nèi)自帶的VP口、EMIF接口和EMAC控制器，能夠無縫連接外部設備，如FPGA、SDRAM、FLASH、網(wǎng)絡物理層芯片等。同時為了降低設計復雜性和更好地利用處理器硬件資源，TI公司還針對6000系列的高性能DSP處理器，提供BIOS操作系統(tǒng)、DDK驅動開發(fā)包、NDK網(wǎng)絡協(xié)議棧開發(fā)包以及RF5程序框架等。利用DM642和TI達芬奇多核系列DSP處理器的軟硬件通用性，基于DM642設計的嵌入系統(tǒng)還可以很方便地移植到性能更強的達芬奇平臺。
1 設計總體框架
    總體設計如圖1所示。首先紅外探測器把熱輻射轉換為電信號數(shù)據(jù)；其次FPGA接收探測器串行輸出的數(shù)據(jù)并調(diào)整時序后加入行同步和場同步信號形成RAW格式的熱圖數(shù)據(jù)，這種RAW格式的數(shù)據(jù)可以直接通過DM642的采集VP口輸入到DSP中。當VP口采集到一幀以后就會給DM642產(chǎn)生輸入中斷，此時DM642就可以對熱圖數(shù)據(jù)進行非均勻性校正[4]、直方圖均衡、溫度計算，模擬視頻生成、數(shù)字視頻網(wǎng)絡傳輸?shù)忍幚怼Ｓ捎谶x用的是處理性能強的DM642，結合TI公司的BIOS操作系統(tǒng)及DDK、NDK、RF5等開發(fā)軟件包，因此本設計可以選用價格較為低廉的FPGA芯片進行數(shù)據(jù)采集的時序處理，如EP1C6T144C8，從而把復雜的數(shù)據(jù)處理和傳輸?shù)裙δ芊诺紻M642芯片中，提高系統(tǒng)的穩(wěn)定性和靈活性。

2 硬件設計
2.1 紅外探測器接口電路
    紅外探測器選用FILR公司的Photon 640機芯，該探測器實現(xiàn)熱輻射到電信號的轉換。機芯內(nèi)置非制冷氧化釩(VOx)焦平面陣列，像素分辨率達到640×480，提供8 bit或14 bit的串行低電壓差分信號LVDS（Low Voltage Differential Signaling）圖像輸出，并且可以方便地通過串口進行配置。由圖2所示，機芯提供8根引腳輸出，其中數(shù)據(jù)時鐘PH_DCLK+和PH_DCLK-、幀同步時鐘PH_FSYNC+和PH_FSYNC-、數(shù)據(jù)輸出PH_DATA+和PH_DATA-，均為LVDS信號格式，通過DS90LV032A芯片轉換為3 V CMOS信號，轉換后的數(shù)據(jù)信號和時鐘信號輸出到FPGA中對應引腳。TXD_PHOTON和RXD_PHOTON為串口發(fā)送和接收引腳，通過MAX3232CD芯片轉換為TTL信號后連接到DM642對應的引腳上。

2.2 FPGA的接口設計
    FPGA采用Altera Cyclone系列的EP1C6T144C8，包含5 980個邏輯單元，價格低廉、處理性能適中。主要實現(xiàn)以下功能接口：(1)紅外探測器接口。根據(jù)機芯輸出的時鐘信號和幀同步信號把熱圖數(shù)據(jù)采集到FPGA，并且為了和DM642的VP采集口的RAW格式數(shù)據(jù)一致，還需要在采集的熱圖數(shù)據(jù)中添加行同步和幀同步信號。(2)ADV7179編碼器配置和時鐘接口。為了降低DM642 I2C控制的復雜度，對編碼器的配置和初始化通過FPGA完成，并且為了顯示PAL格式的紅外模擬視頻，編碼器還需要一個27 MHz的時鐘信號，該信號也是通過FPGA的PLL模塊產(chǎn)生。(3)DM642接口。分別包括：16 bit的數(shù)據(jù)接口，輸入用VP1，因此需要和VP1的DATA[9:2]以及 DATA[19:12]連接；采集使能接口 VP1CTL0；采集時鐘接口VP1CLK0。具體如圖3所示，H為行同步，V為幀同步，F(xiàn)PGA在VP1CTL0為高電平時輸出一行數(shù)據(jù)，數(shù)據(jù)的采集時鐘為VP1CLK0。

2.3 DM642的接口設計
    DM642作為系統(tǒng)設計的核心，其主要接口如圖4所示，主要包括：(1)通過EMIF總線對SDRAM和FLASH進行數(shù)據(jù)讀寫。FLASH主要保存程序代碼、與熱像儀相關的配置和測溫系數(shù)等數(shù)據(jù)；SDRAM是程序運行中需要用到的外部存儲器，由于基于BIOS操作系統(tǒng)的代碼量都較大，無法把程序和數(shù)據(jù)都加載到DM642的L2緩存中，因此必須合理使用SDRAM，并且將其配置為L2的外部CACHE，通過EDMA通道和L2對應一致。(2)編碼器接口。ADV7179的時鐘信號和初始化由FPGA提供，但編碼器的輸入數(shù)據(jù)由DM642通過VP0提供，數(shù)據(jù)格式是8位寬的BT.656格式，內(nèi)嵌同步信號，因此這里不再需要提供額外的行同步和幀同步信息。(3)FPGA接口。這部分在介紹FPGA接口設計時已經(jīng)提到，DM642需要把VP1配置為RAW格式的采集模式，采集寬度為16位，采集時鐘和采集使能信號都由FPGA提供。(4)EMAC接口。DM642內(nèi)嵌EMAC控制器，并且在片內(nèi)由EDMA通道及通過專用的EMAC數(shù)據(jù)線和外部物理層芯片LXT971ALC連接，這種架構設計正是DM642網(wǎng)絡通信性能優(yōu)異的保證，具體的測試結果在實驗與總結部分給出。EMAC控制器還可以通過MDIO接口對LXT971ALC芯片進行配置，獲取以太網(wǎng)連接狀態(tài)信息等。(5)I2C接口，該接口主要用來配置探測器，使得探測器工作在合適的模式，并且獲取相關的配置信息，如探測器內(nèi)部溫度、控制快門校正等。

3 軟件設計
    基于DM642的軟件設計有兩種主要方式，其中之一是類似單片機的程序設計方法，主程序是一個死循環(huán)，通過中斷和定時器來實現(xiàn)各個任務的控制。這種方式在程序較大、任務較多并且任務間需要同步和通信時不太適合，難以發(fā)揮出處理器的性能。因此本文采用TI公司針對C6000芯片的BIOS操作系統(tǒng)來進行軟件設計，采用多線程技術，對硬件的訪問都通過BIOS架構的Mini-Driver方式，這就保證了系統(tǒng)的穩(wěn)定性和可靠性。
3.1 驅動程序
    對硬件的訪問都封裝成對應的驅動模塊，并且需要用到TI的DDK和NDK開放包，主要包括：(1)對VP1和VP0的驅動設計，在DDK中TI為了降低設計難度，已經(jīng)針對VP口提供了常用的編碼器和解碼器的驅動模塊，如TVP5146 和TVP5150等，因此可以在現(xiàn)有的VPORT.lib庫上進行修改。具體來說就是把頭文件中的VPORTCAP_Params和VPORTDIS_Params結構中位寬定義字段修改為需要的位寬格式，然后把編碼器和解碼器的OPEN、CLOSE、CTRL函數(shù)中參數(shù)和實際用到的編碼器和解碼器對應修改即可。修改完后需要重新編譯VPORT工程，把編譯得到的VPORT.lib文件保存到新工程目錄下調(diào)用。(2)TI已經(jīng)在NDK中提供了TCP/IP協(xié)議棧的支持，但NDK要在自己設計的板子上運行，還需要在用戶板級驅動包中添加對EMAC和MDIO的初始化操作。這里在BIOS的全局初始化函數(shù)中首先對物理層芯片進行復位，然后實現(xiàn)兩個回調(diào)函數(shù)_getConfig和_linkStatus，分別實現(xiàn)對MAC地址配置和以太網(wǎng)鏈路狀態(tài)信息的讀取。
3.2 主程序設計
    主程序流程如圖5所示。首先進行硬件初始化，包括CACHE、VP口、EMAC、I2C、EDMA、中斷等；然后啟動網(wǎng)絡監(jiān)聽任務和熱圖采集任務；最后啟動數(shù)據(jù)處理任務和視頻顯示任務。各個任務的功能如下：(1)在熱圖采集任務中采集到一幀完整的640×480×16 bit的紅外圖像原始數(shù)據(jù)并通過雙緩沖模式通過EDMA把數(shù)據(jù)保存在SDRAM中，然后通過TI提供的RF5框架中的SCOM通信模塊，把地址指針和同步信號發(fā)送到數(shù)據(jù)處理任務。(2)數(shù)據(jù)處理任務把原始紅外數(shù)據(jù)進行非均勻性校正、直方圖均衡、溫度計算等處理，并且同時生成具有字符疊加后的模擬視頻數(shù)據(jù)；然后數(shù)據(jù)處理任務把模擬視頻數(shù)據(jù)通過SCOM通信模塊發(fā)送到視頻顯示任務，通過ADV7179得到PAL格式的模擬紅外視頻。如果熱像傳輸任務已經(jīng)啟動，數(shù)據(jù)處理任務還需要把處理后的熱圖數(shù)據(jù)發(fā)送到熱像傳輸任務。(3)熱像傳輸任務和命令收發(fā)任務都是基于NDK提供的網(wǎng)絡通信，首先是初始化TCP SOCKET連接并監(jiān)聽，當接收到網(wǎng)絡來的連接請求并通過鑒權后，再啟動對應傳輸和命令收發(fā)任務。其中熱像傳輸任務的輸入數(shù)據(jù)是來自數(shù)據(jù)處理任務，然后通過TCP協(xié)議發(fā)送到PC計算機進行顯示、存儲和進一步處理。命令收發(fā)任務接收網(wǎng)絡傳來的命令信息，包括對探測器的配置、對熱像儀定標數(shù)據(jù)的配置，以及通過該任務對FLASH進行讀寫，實現(xiàn)熱像儀在線軟件更新功能。

    這種基于BIOS操作系統(tǒng)的多線程、多任務處理方式，充分利用了DM642的高效和并行處理能力，能在保證紅外熱像網(wǎng)絡傳輸不受干擾的情況下，同時對機芯進行有效的命令配置。并且在有多個PC的上位機程序同時通過網(wǎng)絡連接熱像儀時，只需要額外啟動對應的熱像傳輸線程即可。
4 實驗與總結
    熱像儀網(wǎng)絡傳輸?shù)乃俣确浅Ｖ匾@是由于紅外圖像通常不希望進行有損壓縮，而高分辨率的熱像儀對網(wǎng)絡帶寬要求較高。如FLIR公司的PHOTON640機芯的熱像數(shù)據(jù)輸出為9幀/s，每幀分辨率為640×480，每點14 bit。為了方便處理，在DM642和FPGA的處理中用16 bit存儲每點的數(shù)據(jù)，這樣每秒在網(wǎng)絡中傳輸?shù)膸捴辽傩枰?2 Mb/s。
    為了測試DM642的傳輸速度并且和基于ARM9的設計方案進行比較，在百兆局域網(wǎng)中通過PC和三種設計方案的熱像儀原理樣機直接連接，并用測試數(shù)據(jù)進行網(wǎng)絡傳輸，其中包括本文的設計方案，以及文獻[3]中提出的ARM9+DM9000和ARM9+AX88180。LXT971ALC是物理層芯片，這是由于DM642內(nèi)嵌EMAC控制器，實現(xiàn)網(wǎng)絡連接外部只需要物理層芯片即可。而ARM9沒有內(nèi)嵌EMAC控制器，只能通過外部通用地址和數(shù)據(jù)總線和外部MAC控制器連接，這里分別選用16位寬的百兆DM9000和32位寬的千兆AX88180 MAC控制器。測試結果如表1所示。可見由于處理器架構限制，ARM9即使搭配32位寬的千兆MAC芯片，其傳輸速度才33 Mb/s，而DM642卻可以達到80 Mb/s，能夠實現(xiàn)640×480這樣的高清晰度熱像儀無損網(wǎng)絡數(shù)據(jù)傳輸。

    基于DM642的嵌入式系統(tǒng)設計由于其軟硬件的靈活剪裁，并且能充分利用BIOS的多任務機制，非常適合高性能的嵌入式設備設計。本文設計的紅外熱像儀可以作為獨立的手持設備，也可以方便地通過網(wǎng)絡集成到現(xiàn)有系統(tǒng)，因此已經(jīng)作為產(chǎn)品，批量地生產(chǎn)應用在消防、醫(yī)療和邊防監(jiān)控中，并在甲型H1N1防疫工作中起到了關鍵作用。
參考文獻
[1] 彭煥良.紅外焦平面熱成像技術的發(fā)展[J].激光與紅外，2006，36(12)：776-780.
[2] 劉國賀，李玉惠，李勃，等.基于FPGA的數(shù)字圖像水印實時嵌入系統(tǒng)的設計與實現(xiàn)[J].電子技術應用，2010(3)：27-30.
[3] 吳華，謝禮瑩，徐澤宇.基于ARM9的紅外熱像儀設計與實現(xiàn)[J].計算機工程，2010，36(16)：234-236.
[4] 代少升.紅外焦平面陣列非均勻性非線性校正新方法[J].光電工程，2008，35(4)：121-125.