數據采集系統如今已被廣泛使用，涉及工業、商業、交通、信息等各個行業，而在眾多平臺中，DSP以其高速的運行速度、良好的硬件結構、適合運算的硬件組成等一系列優勢。在數據采集系統中獨樹一幟，適合于數據高速、高精度的采集、處理等領域。
    在一些領域中，系統要求速度快，實時性較好，數據處理精度高，本文以此為原則規劃了高速數據采集系統的總體解決方案，采用TI公司出品的TMS320VC5509型DSP芯片+CPLD可控制邏輯作為系統的核心部分。系統主要由4部分組成：DSP最小系統、CPLD模塊、信號調理和A／D轉換模塊、顯示模塊、上位機系統。系統框架圖如圖1所示。

    其中，輸入的信號可以是各種形式，可以是音頻信號、編碼的數字信號、壓縮的圖像信號，也可以是各種傳感器輸出的信號。然后經過濾波、放大電路輸入到A／D轉換器中進行模數轉換，最后輸入到DSP中進行計算和處理。
    另外，DSP可與上位機進行通訊、數據處理，還可以擴展顯示器、鍵盤等外部設備對系統進行更加方便的操作。
    系統由DSP、電源及復位電路、時鐘電路、EMIF總線接口和仿真接口等部分組成，另外可以再外接上CPLD、A／D、顯示器、HPI主機接口等外圍模塊，整個硬件系統便基本完成了。下面將對硬件的各個部分進行選型。

1 DSP芯片的選型
    DSP系統設計中，選擇DSP芯片至關重要，只有選擇了合適的DSP才能進行下一步的外圍電路設計，總的來說，DSP芯片的選型是根據系統需要而確定，主要考慮處理速度、功耗、程序存儲器和數據存儲器的容量、片內的資源，如定時器的數量、I／O口數量、終端數量、DMA通道數等。
    本文選取TI公司生產的DSP芯片，目前TI公司有3種系列的主流DSP芯片，分別為C2000，C5000，C6000系列，C2000系列的芯片一般應用于控制領域；C5000系列是16位定點，速度為40～200 MIPS，可編程，低功耗和高性能的DSP，主要用于有線或無線通信等；C6000系列是高性能DSP。綜合了目前DSP性價比高，功耗低等一些優點，但價格較高。
    綜上所述，可以選擇TI公司生產的TMS320VC5509芯片作為本系統的DSP芯片。下面簡單總結了TMS320CV5509芯片的主要特點：
    1)TMS320VC5509型DSP是一款高性能、低功耗的定點DSP，它的內部總線由1個程序總線、3個數據總線、兩個數據寫總線組成，這些總線使得DSP可以在一個周期內實現讀3個數據和寫兩個數據的高性能。它的內核電壓在時鐘頻率為200 MHz的時候為1．6 V，管腳電壓在2．7～3．3 V的范圍內，較低的內核電壓和管腳電壓實現了DSP的低功耗。
    2)TMS320VC5509型DSP有豐富的片上外設功能，有雙通道10 bit的A／D轉換器、1個可以訪問異步存儲器和同步存儲器的外部存儲接口(EMIF)、3個多通道緩存串口(MCBSP)、USB接口、I2C接口、主從設備(HPI)接口等，豐富的外設和管腳為DSP的擴展外圍設備奠定了基礎。

2 系統硬件設備選型及設計
2．1 A／D轉換模塊
    在數據采集系統中，A／D轉換模塊在系統中是最重要的一部分，它的性能直接影響整個系統的好壞，選擇A／D轉換器時，主要考慮以下幾個方面：分辨率、轉換精度、轉換時間及轉換器的價格等。
    由于本文是針對高速數據采集系統的設計，故綜合考慮，選用TI公司的AD轉換芯片ADS5422。
    ADS5422是14 bit的最高采樣頻率可達62 Msps的高速AD轉換芯片，采用單-5 V電源供電，在采樣頻率為10 MHz時其最大動態范圍為82 dB，最高信噪比達到72 dB，其數字量輸出可以直接和5 V或者3．3 V的CMOS芯片連接，模擬量輸入的峰峰值為4 V，可以直接輸入0．5～4．5 V的模擬量，封裝形式為64腳的扁平四方封裝。
    AD可以接受3 V或者5 V的TTL或者CMOS電平。DSP可以為AD轉換器提供時鐘信號，并且可以軟件設置輸入時鐘的各種特征量，包括時鐘頻率、高電平寬度等，基本上可以滿足AD5422對時鐘信號的要求。
    ADS5422芯片內部結構框圖如圖2所示。

    A／D的模擬信號輸入可以采用單端輸入方式和差分輸入方式兩種。兩種方式比較，單端輸入方式接線簡單，但抗噪性能差，而差分輸入方式具有較強的抗噪能力，這樣可以盡量減少信號噪聲以及電磁干擾。
2．2 DSP電源設計
    TMS320VC5509芯片DSP采用低電壓分離式供電方式進行供電，這樣可以大大降低DSP芯片的功耗。其中芯片內核采用1．8 V電壓供電，外部I／O采用3．3 V電壓供電。據此可以選擇TI公司的TPS73HD318芯片，該芯片是雙路輸出低壓降(LDO)穩壓器，最大電流750 mA，可以將TPS7 0451的雙輸出配置成兩路不同的輸出，分別輸出1．8 V和3．3 V的電壓，圖3為系統的電源電路簡圖。

2．3 JTAG電路
    JTAG是基于IEEE 1149．1標準的一種邊界掃描測試方式(Boundary-scan Test)，結合仿真器和仿真軟件，可訪問DSP的所有資源，包括片內寄存器以及所有的存儲器，從而提供實時的硬件仿真與調試環境，便于開發人員進行系統調試。在大多數情況下，如果開發板和仿真器之間的連接電纜不超過6英寸，可以采用圖4的接法。但應該注意，DSP的EMU0和EMU1引腳都需要上拉電阻，推薦值為4．7 kΩ或者10 kΩ。如果DSP和仿真器之間的連接電纜超過6英寸，則需要另加緩沖驅動電路。

2．4 時鐘電路
    TMS320VC5509的外部時鐘從CLKIN引腳輸入，在內部修改這個信號，來產生希望頻率的輸出時鐘，時鐘發生器將這個輸出時鐘(即CPU時鐘)送給CPU、外設和其他的內部模塊。也可以用可編程的時鐘分頻器對CPU時鐘分頻，在CLKOUT引腳輸出。時鐘發生器中還有一個時鐘模式寄存器(CLKMD)，用來控制和監視時鐘發生器，它可以控制時鐘發生器進入兩種工作模式：
    1)旁路模式，PLL被旁路掉，輸出時鐘的頻率就等于輸入時鐘的頻率除以1、2、4。
    2)鎖定模式，輸入時鐘既可以乘以或除以一個系數來獲得期望的輸出頻率，并且輸出時鐘相位與輸入信號鎖定。
    在鎖定模式下，輸出頻率由下面的公式計算：
    輸出頻率=(PLL MULT／(PLL DIV+1))×輸入時鐘頻率
    在此，可以選擇時鐘發生器工作在鎖定模式，即CLKMD的PLL ENABLE為1，外部振蕩晶體可以為10～20 MHz。根據外部振蕩晶體與DSP內部時鐘信號，可以計算出相應的PLLMULT與PLL DIV值，圖5為DSP的外部時鐘電路。

2．5 DSP外擴存儲器
    在TM320VC5509芯片中，有一個外部存儲器接口(EMIF)，它為3種類型的存儲器提供了無縫接口：異步存儲器，包括ROM，FLASH以及異步SRAM；同步突發SRAM(SBSRAM)，工作在1倍或1／2倍CPU時鐘頻率；同步DRAM(SDRAM)，可以工作在1倍或1／2倍CPU時鐘頻率，可以根據系統需要擴展存儲器。圖6為EMIF的輸入輸出框圖。

    比如，可以對DSP進行FLASH擴展，可以將FLASH作為其外部程序存儲器，供DSP上電時啟動載入程序(BOOTLOAD)使用，其作用是將FLASH中保存的程序載入到DSP中運行。在與DSP的連接上，可以將FLASH的地址和數據總線連接到DSP的EMIF接口總線上，FLASH的片選信號連接到DSP的CE1引腳，配置成CE1空間，CE1引腳在上電復位后為低電平。此外，FLASH的讀寫信號分別連接到EMIF接口的讀寫信號引腳上。
    當然，根據系統的需要，也可以利用EMIF接口對其他存儲器進行外擴，具體方法可查閱相關技術手冊。
2．6 其他外圍硬件電路
    1)根據系統的要求，可以對DSP系統擴展液晶顯示模塊，目前，液晶顯示模塊型號眾多，用戶完全可以根據自身需要選擇一塊適合的液晶顯示模塊。
    但是由于LCD是典型的慢速設備(相對于DSP來說)，在和高速微處理器接口時，會耗費大量時間，這是不允許的。如果DSP處理余量較小，可以考慮采用CPLD在DSP和LCD之間設計一條雙向的快速通道，來實現對LCD的控制，也就是說，把DSP處理完的數據送給CPLD，然后由CPLD來控制并模擬LCD的讀寫時序來完成數據的顯示，這樣可以大大節省DSP的資源。
    2)在系統的開發板上，可以加入信號燈，用于指示最小系統的的電源情況，當電源指示燈出現異常時可及時斷電。以保護電路不被損壞。通常，可以設置+5 V的電源指示燈(電路板供電正常)、電壓轉換輸出3．3 V指示燈(I／O供電正常)、電壓轉換輸出1．8 V指示燈(內核供電正常)以及其他信號指示燈。

3 總結
    本文簡單介紹了以TMS320VC5509芯片為核心處理器的數據采集系統的主要硬件設計，在實際應用中，應該根據系統需要，具體設計合適的硬件電路，然后在進行軟件和算法方面的編寫，最后達到系統要求。
    另外，根據不同信號處理的要求，還可對系統進行進一步完善：如增加USB控制器、完善總線功能及對擴展外存的進一步研究等，從而使系統更加廣泛地應用于復雜工程領域。