視頻動目標檢測與跟蹤技術是當今世界重要的研究課題，它涉及圖像處理、自動控制、計算機應用等學科，廣泛應用于軍事領域的各個方面：預警、火控、制導等；在民用領域的應用也隨著該技術的日益成熟，以及成本的大幅度下降而逐漸得到越來越廣泛的推廣。

所謂視頻動目標檢測裝置是一個可以完成標準制式視頻圖像的采集和處理，從而實現運動目標識別與跟蹤的智能圖像處理系統，這類系統具有運行復雜靈活的算法以及處理大數據量視頻圖像的能力，還要求系統具有實時性，同時體積、功耗、穩定性等也有較嚴格的要求。本文從系統設計的角度出發，采用TI公司的TMS320C6455高速DSP芯片，以FPGA、SAA7113H等高集成度的外圍電路構建了一種滿足實時性要求的動目標檢測裝置，該裝置體積小、功耗低，在實時監控等領域有很大的應用前景。

1 系統硬件設計

1.1 TMS320C6455簡介

TMS3206455是TI公司推出的最新高速DSP，其主要特點是結構上采用了Veloei(VLIW：Very Long Instruction Word)超長指令字內核結構，最高時鐘頻率為1.2GHz，每個周期可以同時執行8條32bit的指令，16位定點處理能力可達到9600MIPS/MMACS(16-bits)。片內采用2級高速緩存結構，其中L2有2096K字節的RAM數據空間可供使用，6455還具有強大的外部存儲器接口EMIF，可以連接DDR2等高速外部存儲器，同時集成了高速串行接口SRIO，方便多DSP以及DSP與FPGA之間的數據傳輸。這些都可以滿足圖像處理算法產生的海量數據對高速交換空間的需求，非常適合作為這類算法的硬件處理平臺。

1.2 系統組成

系統的硬件組成是基于TMS3206455構成的數字圖像處理系統，輸入模擬視頻信號經圖像解碼器SAA7113H將其解碼為422YUV(CCIR-656)格式碼流，并傳送至FPGA進行數字信號處理。TMS3206455通過EDMA方式從FPGA中實時采集數字圖像，可以緩存在DSP內部或通過EDMA方式存入DDR2中，DSP程序根據算法提取出運動目標并進行跟蹤。另外系統還利用FPGA和SAA7121H視頻編碼芯片實現了字符的疊加顯示功能，可程控字符、十字絲和目標提示框等一系列提示信息的直觀實時顯示。其硬件總體框圖如圖1所示。

1.3 視頻采集

視頻采集芯片選擇Philips公司的視頻解碼SAA7113H，該芯片的主要作用是把輸入的模擬視頻信號解碼成標準的VPO數字信號，相當于視頻A/D器件，由DSP通過I2C總線接口對SAA7113H進行初始化設置，輸出YUV422格式的數字圖像，每幀720x625個像素。

TMS3206455提供有一個標準的I2C接口，可以直接控制本地的外圍器件(如A/D、D/A等)，兼容Philips公司的2.1版本I2C規范，快速模式的通訊速率可達400Kbps，并且支持7位和10位的設備地址模式。SAA7113H、SAA7121H的硬件配置如圖2所示。

標準的視頻制式有3種：PAL、NTSC和SE-CAM，都采用隔行掃描技術，一幀圖像傳送兩次，分別為奇場圖像和偶場圖像。SAA7113H的輸出也是隔行掃描圖像，一般在圖像檢測處理系統中，只需要采集圖像中間的512x256像素，邊緣像素數據可以忽略。即在行有效時，取中間的512個像素的數據，在奇、偶場圖像分別取中間的256行像素數據作為場圖像。為了提高系統實時性，動目標檢測裝置在處理過程中采用按場處理(50Hz)的方式，即在20ms時間內完成對的一場隔行圖像的處理，提高輸出信息的實時性。

1.4 數字圖像序列導入

數字圖像的處理主要在DSP中進行，為了提高圖像處理的速度，需要借助其強大的EDMA功能。TMS3206455提供由增強型直接存儲器訪問EDMA(Enhanced Direct Memory Address)控制器，無需CPU的參與就能夠完成存儲器映射空間的數據傳輸，可以滿足多種海量數據交換的處理系統需求。

數字圖像序列的導入和DSP內部存儲均采用了RAM乒乓結構進行。在FPGA中主要完成YUV422數字圖像的乒乓緩存，在DSP中主要完成數字圖像序列的乒乓處理和循環存儲，結構組成如圖3所示。

FPGA的圖像乒乓緩存以行(512像素)為單位，依據FPGA內部的RAM資源來確定乒乓緩存空間的大小，利用行同步時鐘(或其分頻信號)來同步實時寫入圖像數據。由于DSP的EDMA速度資源空間很大，即使內部資源很小的FPGA，只要其內部RAM空間超過1k(512x2像素，2行圖像數據)，就能夠實現該乒乓結構。

DSP則利用時間指針進行圖像序列的乒乓循環存儲和處理，在EDMA實時導入當前場的圖像的同時，完成對上場圖像的算法處理。這樣的乒乓結構可以根據DSP的內存空間的大小和算法的需求進行合理的設計，乒乓循環幀數n=2，3，4…。

TMS3206455內部提供有2096K字節的L2 SRAM空間，除了預留程序、數據存儲、算法空間外，還可以提供至少8場(8x512x256=1024KB)圖像的存儲空間，系統還可以備選DDR2作為擴展內存，為圖像序列的乒乓緩存提供了充足的高速存儲空間支持。

1.5 字符疊加

為了讓觀測者更清楚地了解目標的信息，視頻處理裝置通在顯示圖像上實時疊加字符，采用的方法是在圖像上直接進行模擬或數字信號疊加。本裝置的字符疊加采用Philips公司的視頻編碼芯片SAA7121H完成，顯示信息可以通過DSP進行動態控制，保證信息的實時、直觀。

TMS3206455通過I2C總線對SAA7121H進行配置，在FPGA中對SAA7113H輸出的YUV視頻信號進行處理并提取同步信息，作為后面字符疊加的同步控制信號。需要疊加的字符點陣庫存儲在FLASH中，由DSP控制的實時顯示字符內容存儲在FPGA的RAM中；在視頻同步信息的控制下，字符疊加模塊在視頻信號的特定(顯示)位置讀取RAM中的數據，并將字符點陣與視頻信號進行疊加，產生所需的帶字符的視頻。視頻字符疊加過程如圖4所示。

2 動目標檢測軟件設計

動目標檢測是對EDMA導入DSP的內部數字圖像序列進行處理，從中將移動的目標從背景圖像中提取出來，然后進行有效分割、狀態提取、特征匹配、分類排序、置信度決策等，從而實現對運動目標的跟蹤，提取出動目標信息。動目標的檢測方法有很多，如幀間差分法、背景差分法和光流法等，這里主要采用基于背景更新的背景差分法來實現，算法過程如圖5所示。

2.1 背景圖像的提取與更新

常用的背景更新方法有多幀平均法、選擇更新法、隨機更新法等，本裝置的背景圖像是基于多幀平均法取得的。在系統開始工作后，首先根據連續采集的n幀圖像求平均值獲取原始背景圖像B0(x，y)。

其后的運算過程中，使用一階遞歸濾波器對背景圖像進行動態更新處理。

其中，Ik(x，y)表示當前幀圖像，Bk(x，y)表示當前背景圖像，BK-1(x，y)表示上一幀背景圖像，更新率α取值范圍為0～1。一般地，當α較大時，背景差分的結果更接近于幀間差分法，對背景的變化適應較快；而當α較小時，背景差分的結果更接近于傳統的背景差分法，更適合于探測運動速度較慢的物體。

2.2 背景圖像差分

動目標檢測是檢測當前圖像與背景圖像中對應像素點的差值，如差值大于設定閾值，則可判定該像素點屬于動目標，否則為背景。檢測量取灰度值，計算公式如下。

其中，M(x，y)為動目標像素點的集合，I(x，y)表示當前圖像中像素點的灰度值，B(x，y)表示背景圖像中對應位置像素點的灰度值，T為閾值，要由實驗獲得可行數據。

2.3 軟件設計

動目標檢測的軟件設計是以SAA7113H提供的視頻場信號作為時統參考進行處理，按照上述的背景更新和圖像差分的算法基礎進行軟件設計，基本步驟如下：首先建立背景模型，使用背景差分法獲得動目標二值像，進行目標像的形態學處理，然后提取出動目標的各項特征參數進行排序、匹配，利用多場信息的置信度決策，從而實現動目標跟蹤和信息獲取。

動目標軟件設計的流程圖如圖6所示。

3 結束語

本文采用了TMS320C6455高速DSP和FPGA、SA7113H等器件實現一種動目標檢測裝置，測試結果證明該裝置能夠有效地實現對監控場景中的運動目標進行有效檢測，實時性好，集成度高，處理平臺更新換代能力強，可廣泛應用于各種成像監控、跟蹤和預警領域。

作者：魯冬 河南職業技術學院   來源：《電子設計工程》2011年第6期