摘? 要： 采用PN碼序列滑動相關的方法，給出了一種超寬帶信號模擬相關器的設計方案。講述了該模擬相關器各個功能模塊的設計過程，并根據超寬帶信號的技術特點，設計并實現了基于該模擬相關器的超寬帶通信系統基帶驗證平臺。
關鍵詞： 超寬帶；脈沖；時間積分相關器；PN碼
?
目前在短距離無線通信領域中，一種新技術引起了人們的廣泛關注，這就是超寬帶無線通信技術UWB(Ultra-WideBand)。與藍牙(bluetooth)、HomeRF以及IEEE 802.11(即Wi-Fi)相比，UWB具有低功耗、高帶寬、低復雜度的特點，具有對信道衰落不敏感、發射信號功率譜密度低、安全性好和定位精度高等優點，非常適用于室內等密集多徑場所的高速無線接入和軍事通信。
本文主要依據無載波UWB通信技術的工作原理，實現了一種超寬帶信號模擬相關器的設計，并搭建了基于該模擬相關器的超寬帶通信系統基帶驗證平臺，通過發送端窄脈沖信號的擴頻調制以及接收端的擴頻解調，進一步驗證了該模擬相關器的性能。
系統總體設計
超寬帶信號模擬相關器的工作原理是通過不斷調整本地PN碼相位，利用時間積分相關器來實現接收信號的捕獲。圖1是系統總體設計框圖。
在系統總體設計方案中，“窄脈沖的產生”模塊主要是模擬超寬帶通信系統的接收信號；“積分清洗電路”的作用是當積分器完成一個信息碼周期的積分累加并將結果送入A/D轉換器后，將積分值清除，為下一次積分做準備；A/D轉換好的數據送入FPGA可編程邏輯器件，由FPGA完成門限值的判決。FPGA可編程邏輯器件的其他功能還包括信息碼的調制解調等。
????工作時首先在一定范圍內選定一個初始相位，在這個初始相位下將本地PN碼序列和輸入的接收信號相乘，再進行一個信息碼周期的積分累加。然后將結果與事先設定的門限進行比較，如果符合門限要求則開始接收信號的擴頻解調；如果不符合門限要求則本地碼序列移動一定數量的碼片，重復上述過程。
硬件電路設計
相關模板信號轉換電路的設計
由于在超寬帶信號模擬相關器中，模擬乘法器和高速A/D轉換器對輸入信號的電平幅度有要求，因此產生好的窄脈沖信號不能直接進入相關器，需要進行相關模板信號的轉換。模擬乘法器(AD835)對輸入信號電平的要求是-1V～+1V，這樣相關模板信號轉換的工作就是將窄脈沖信號的電平調整到該范圍中。具體方案是：通過高速運算放大器對窄脈沖信號作電平加減和縮放運算。
系統選擇了ADI公司的AD8002AR 。AD8002AR是低功耗、高速電流反饋型運算放大器[1]。信號帶寬可達600MHz，轉換速率1200V/μs。若窄脈沖幅度范圍在-0.5V～+2.2V之間，可以計算出中心點電平為0.85V。用運放先將最低點電平移至0V，再將信號整體縮放到0V～+1V之間。圖2是其信號轉換電路原理圖。
?
模擬乘法器的設計
模擬乘法器中選擇AD835。其主要性能指標如下[2]：工作帶寬250MHz；模擬輸入范圍為±1Ｖ；帶符號差分輸入方式，輸出按四象限乘法結果表示；信號建立時間20ns；轉換速率1000V/μs。模擬乘法器AD835的功能原理框圖如圖3所示。圖4是AD835的典型應用電路圖。
由電路圖的連接關系，可以列出輸出信號W的表達式：
???????
因器件的固有特性，一般U取值為1.05V，為了能讓U′=1V，經過計算可以得出R1的阻值應是R2阻值的20倍以上，根據圖4中的參數，R1=2kΩ，通過調整的R2的阻值為200Ω，U′的取值范圍應在0.95V～1.05V之間。
相關積分器的設計
本系統的相關積分器由積分器、積分清洗器和A/D模數轉換電路三部分組成。下面分別講述它們的設計過程。
積分器的設計
圖5是采用電容性負載的Howland電流源，亦稱“Deboo”積分器[3]。這是一種采用雙極或單極電源的非反相積分器，具有以地為基準電位的輸入和輸出。本系統對積分器的要求是頻率響應快、積分精度高。為提高系統穩定性，在設計實際電路時，通過增加匹配反饋電路對“Deboo”積分器作了進一步改進。圖6是改進后的“Deboo”積分器電路。改進后的電路采用相匹配的雙運放結構，與單運放相比能很好地彌補因器件固有特性引起的偏差，這里的運算放大器選用ADI公司的AD8004AR。
積分清洗器的設計
積分清洗器的作用是在相關器完成一個PN碼周期的積分后打開積分清洗器，釋放積分電容上的電荷，為下一次積分作準備。在設計中主要考慮以下兩點：一是清洗時間要盡可能短；二是清洗要徹底。在本系統中，一個占空比為12.5%的窄脈沖信號，周期是32ns，開關電路的設計目標是在32ns內能完成一次清洗動作。通過測試，選用ADI公司的模擬開關ADG749BKS，它是單刀雙擲單片集成高速CMOS模擬開關，主要性能參數如下[4]：導通電阻RON=2.5Ω；導通平滑阻抗RFLAT(ON)=0.75Ω；信號建立時間tON=7ns、tOFF=3ns。
根據ADG749BKS的邏輯控制關系和改進后的“Deboo”積分器電路，設計的積分清洗電路如圖7所示。充電電阻R的輸入端Vin與模擬乘法器的輸出端相連接，另一端連接模擬開關的S2；ADG749BKS的1腳邏輯控制端IN與FPGA相連接；積分電容C與模擬開關的公共端D以及“Deboo”積分器電路相連接。在滑動相關器開始工作的同時，FPGA控制端輸出高電平，模擬開關斷開S1，接通S2，這樣相關結果通過充電電阻R和模擬開關導通電阻RON對積分電容C進行充電，“Deboo”積分器電路開始工作。在積分時間接近一個PN碼周期的結束時刻，FPGA控制端再次輸出低電平時，接通S1，斷開S2，在非常短的時間內釋放掉積分電容C上的電荷，完成積分清洗工作。
?
高速A/D轉換電路的設計
由于本系統低占空比窄脈沖信號在相關積分時，有效積分時間短，積分結果不宜分辨，因此模數轉換器件的量化精度越高越好。系統選用ADI公司的AD9059。AD9059是8-bit單片雙通道模數轉換器[5]，主要由2個跟蹤/保持電路(T/H)、2個模數轉換器(ADCA、ADCB)和一個2.5V的基準電源等組成，實際設計時，使用了AD9059的一個轉換通道，編碼時鐘ENCODE的信號由FPGA編程產生。當PN碼序列開始滑動相關積分后就啟動模數轉換電路，在積分的過程中模數轉換電路一直工作，在積分清洗器發出清洗脈沖的同一時刻，FPGA讀入A/D轉換好的數據，進行門限判決。
模擬相關器的實現和測試
窄脈沖生成和相關積分器的實現和測試
本系統采用可編程邏輯器件，通過編程的方法實現窄脈沖的產生。窄脈沖實測波形如圖8所示。其有效脈沖寬度約4～5ns，占空比12.5%，與仿真結果十分符合。根據積分的時間定為32個窄脈沖的總體時間，即32×32=1 024ns。模擬開關電路保護電阻R5的取值略大于導通電阻RON約10Ω。概略計算出積分電容C的容值和充電電阻R的阻值，這里C=330pF，R=5.1kΩ。積分清洗的實測波形如圖9所示，其中曲線1代表積分波形，曲線2代表模擬開關邏輯控制端IN的清洗脈沖。從曲線1的變化可以看出積分清洗的效果非常理想，在預定的時間內積分電容C上的電荷能夠完全釋放。
模擬相關器的全系統測試發端信息碼擴頻調制
本系統針對超寬帶通信的特點，采用無載波的調制方案，即信息碼與PN碼序列運算后，產生的擴頻序列不經過載波調制而直接發送出去。圖10是發端信息碼擴頻調制原理框圖。
????PN碼序列的周期定為32位，信息碼由FPGA編程產生，信息速率為一個PN碼序列周期，即125/(4×32)=0.976 562 5MHz。在已經產生的m序列中，每一符號位的周期是32ns，占空比100%。如圖11所示，將m序列同窄脈沖相與，由于窄脈沖的周期是32ns，占空比12.5%，當m序列的符號位為邏輯1時，即可得到相同特征的窄脈沖。由于在m序列的符號位為邏輯0時，兩信號相與后窄脈沖被平滑掉了，這樣在進行相關積分時，有效的積分區域相應減小，不利于門限判決。
?
本系統對上述方案進行了改進。在m序列的符號位為邏輯1時，維持原設計方案；在m序列的符號位為邏輯0時，將窄脈沖的位置向后時延20ns。根據脈沖位置的不同可以生成兩種形式的PN碼序列模板：“塊0模板”和“塊1模板”。它們的區別在于“塊0模板”中邏輯1對應的脈沖位置，在“塊1模板”中由邏輯0對應的脈沖位置來表示。
圖11是使用Quartus II進行仿真的波形，圖中信號impulse表示m序列，信號source表示PN碼序列模板中的“塊0模板”。信號pncode表示PN碼序列模板中的“塊1模板”。在發端信息碼擴頻調制時，當信息碼的符號位為0時，發送“塊0模板”序列；當信息碼的符號位為1時，則發送“塊1模板”序列。
收端信息碼擴頻解調
為能在滑動相關中取得最大相關峰，根據PN碼序列相關模板信號寬度的統計分析，相關模板信號的寬度設計與接收到的PN碼序列信號寬度相當。PN碼序列的周期是32位，一次相關積分的時間為1 024ns。
在解調過程中，每次相位滑動的幅度定為一個系統時鐘周期，即8ns。模擬信元和本地PN碼序列相關模板信號由不同的編程模塊產生，而且信號發出的啟始時刻不相同。接收端采用不斷改變本地PN碼序列啟動時延的方法，實現相位滑動。解調時，當模擬信元和本地PN碼序列不相關時，積分器的輸出結果基本保持在同一電壓范圍；當本地PN碼序列的相位滑動到與模擬信元一致時，會有相關峰出現。
圖12中曲線1表示“塊0模板”的實測信號波形。曲線2表示“塊1模板”的實測信號波形。圖13表示本地PN碼序列采用“塊0模板”時，實際測試的信息碼解調波形和其對應的積分情況。曲線1表示解調出的01010101測試信號波形；曲線2表示每位解調出的符號對應相關積分的情況。從圖中可以看到，發端發送符號0時，當本地“塊0模板”的PN碼序列的相位同發端符號0序列的相位一致時，相關積分結果出現相關峰。
?
通過基于該模擬相關器的超寬帶通信系統基帶驗證平臺，實現了發端窄脈沖信號的擴頻調制以及收端的擴頻解調，實際的測試結果與理論分析相符，進一步驗證該模擬相關器的性能符合設計要求。
?
參考文獻
[1] Analog devices dual 600MHz，50mW current feedback amplifier.Datasheet.
[2] Analog devices AD835-250MHz，voltage output 4-Quadrant multiplier datasheet.
[3] Maxim/Dallas application note 1155 consider the 'Deboo' single－supply integrator Jul 29，2002
[4] Analog devices ADG749-CMOS low?voltage 2Ω SPDT switch in SC70?package.Datasheet.2002.
[5] Analog devices AD9059 dual 8-bit，60 MSPS A/D converter data sheet(REV.A) 2003.