摘 要： 介紹用89C51單片微機控制直接數字頻率合成器(DDS)實現短波跳頻/四相差分鍵控(FH/DQPSK)調制系統的調制過程，著重討論了單片微機控制系統的硬件結構及軟件設計。討論分析了采用AD7008實現該調制的方法并給出實驗結果。
關鍵詞： 單片機 直接數字頻率合成(DDS) 跳頻(FH) 四相差分鍵控(DQPSK)
頻率合成器是利用一個(或多個)標準信號產生多種頻率信號的設備。它不僅要求輸出頻率的精確度和穩定度高，而且要求頻帶盡可能寬。直接數字頻率合成(DDS)是繼直接頻率合成和間接頻率合成之后發展起來的第三代頻率合成技術。由于它具有相對帶寬很寬、頻率轉換時間短、頻率分辨率很高、便于集成以及頻率、相位和幅度均可控制等優點，因此被廣泛應用于雷達、電子對抗等軍事通信系統和移動通信中。特別是在短波跳頻通信中，信號在較寬的頻帶上不斷變化，并且要求在很小的頻率間隔內快速地變換頻率和相位。采用DDS技術用于跳頻信號調制的理想選擇。跳頻系統不僅需要一個高精度迅速變化頻率的頻率合成器，還要求一個能產生數百或數千條跳頻序列發生和頻率控制的指令。本文采用89C51單片機作為中央控制芯片來產生跳頻指令，控制DDS實現跳頻信號的調制。
1 短波跳頻通信系統的調制
短波跳頻系統一般采用M進制頻移鍵控(MFSK)調制方式。文獻[1]提出短波跳頻通信系統的調制可采用四相差分鍵控(DQPSK)調制方式。由于短波信道僅在10kHz(白天)或2.5kHz(晚上)的帶寬內是近似靜態的[1]，所以跳頻信號差分相位調制信息為同一頻率前后相鄰出現的相位差。根據文獻[2]，我們選擇系統參數為：①跳頻頻率間隔為3kHz；②跳頻帶寬1.536MHz，共512個頻點；③跳頻數為64，根據信道質量從512個頻點中選取；④跳頻速率為2560跳/秒(頻隙時間390.625μs，信號時間333.333μs，頻率變換時間57.292μs)；⑤信息比特速率5120bit/s。圖1為信號的FH/DQPSK調制過程框圖。在時鐘的同步狀態下，根據跳頻碼從64個相位存儲器中取出同一跳頻碼上次出現的信號的絕對相位，再加上差分相位作為當前信號的絕對相位，并存儲到該相位存儲器中。同時跳頻碼控制輸出信號頻率字，把相位字和頻率字寫入DDS相應的存貯器以更新頻率和相位，啟動DDS工作。其中，差分相位由每兩個信息比特決定。如采用π/4DQPSK方式，則信息序列與相位變化關系如表1所示。
2 DDS技術
本文所采用的AD7008[3]是AD公司生產的CMOS型DDS芯片，該芯片功能較全、性價比高、容易開發、實現的成品性能較好。其相位累加器為32位，頻率分辨率可達0.012Hz。頻率轉換速度與頻率間隔(分辨率)之間不相干，頻率變換的速率僅受限于器件響應速度的快慢，通常為幾十納秒。由于實現了高度數字化、集成化，輸出頻率的穩定度達到晶振頻率穩定度的數量級。它適用于頻率調制、相位調制、正交調幅調制(其它一般DDS芯片所不具備)和驅動倍頻鎖相環構成分辨率高、轉換速度快的頻率合成器等場合。DDS的實際輸出最高頻率約為時鐘頻率的1/3，輸出頻率越高，噪聲功率越高。由文獻[3]可知，在時鐘頻率fc＝50MHz，輸出頻率f0＝5.1MHz情況下，其最大諧波頻率為15.3MHz，幅度低51.8dB，一般可通過低通濾波器濾除。對于本文跳頻帶寬為1.536MHz(小于5.1MHz)的系統，調制是可以直接用AD7008芯片予以實現的。
本系統的調制電路是用51系列的單片機(89C51)控制DDS芯片(AD7008)來完成的。如圖2所示，通過D0～D7數據總線在WR、CS的控制下，將數據控制字首先寫入AD7008的并行寄存器，然后在LOAD和TC0～TC3的控制下按表2所示將并行寄存器數據轉載到功能寄存器。
使用AD7008內部參考電壓(VREF＝1.27V)，RSET≈390Ω時為滿刻度電流輸出。在管腳IOUT與地之間接入50Ω電阻，輸出信號峰－峰值為1V的跳頻信號。P1.0，P1.1分別控制芯片復位和頻率寄存器的選擇。根據電路，RAM6116地址為0000H～07FFH，并行寄存器地址為4000H，命令寄存器地址為8000H，頻率寄存器0地址為0A000H，頻率寄存器1地址為0A800H，相位寄存器地址為0B000H，IQ寄存器地址為0B800H。相位寄存器的值為差分相位，0、π/4、π/2、3π/4、π、5π/4、3π/2、7π/4分別對應寄存器的值(低12位)為：000H、200H、400H、600H、800H、0A00H、0C00H、0E00H。跳頻信號的跳頻定時由定時器0中斷來實現：跳頻速率2560跳/秒，定時時間為390.625μs。
3 程序實現
該調制系統的軟件流程圖如圖3所示。
跳頻信號的調制關鍵是跳頻碼的發生和DDS的控制。短波FH/DQPSK系統要求有良好特性的跳頻序列，混沌理論的發展為跳頻序列的產生提供了一種新的方法。利用混沌非線性來產生跳頻序列，其跳頻圖案的性能比較好。文獻[4]介紹了用單片機實現Logistic混沌FH序列的發生。目前，混沌序列的研究主要是硬件實現的有限字長問題。我們用單片機實現基于Lempel－Greenberger模型(簡稱L－G模型)[5]的m序列，選取周期為63，并可以為用戶提供不同的m序列。它可以用于通信開始時采用短碼引導長碼[6]的混沌初值傳遞的跳頻同步捕獲系統(必須對m序列進行寬間隔處理以適合短波跳頻系統)。圖4是示波器顯示的基帶跳頻信號波形。
以上討論了以單片機控制DDS技術為核心實現跳頻信號的調制設計方法，編寫了部分實驗程序。在系統的調試中發現，示波器顯示波形出現相位沒有正確調制在某一跳頻點上，信號先在新跳頻頻率上以正弦波(選同相輸出)形式出現一定時間，當新的相位移至DDS的相位寄存器后才使信號有新的相位。經分析得知，這是由于AD7008芯片從并口寄存器的數據轉移至頻率與相位寄存器沒有同時進行的緣故。這可以更換其它DDS芯片來解決，如AD9850[7]，其頻率和相位數據可以同時輸入(頻率字為32bit，相位字為5bit，休眠、廠家測試控制字為3bit，共40bit)，來控制實現高速DDS技術。另外，實現的僅為數字信號的基帶跳頻信號調制，還必須進行二次調制成短波單邊帶(SSB)信號才能發射出去。如果采用更高輸出最高頻率的DDS芯片，即可實現短波跳頻信號的一次性調制。隨著制造工藝的提高，這是能夠實現的。目前DDS芯片已做到1GHz以上。更好的辦法是采用DDS與鎖相環(PLL)技術相結合來實現，它具有較高的頻率穩定度、準確度和分辨力，并具有體積小、功耗低、操作方便等特點。
參考文獻
1 Clark C. Watterson, John R. Juroshek, William D.Bensema.Experimental Confirmation of an HF Channel Model. IEEE Trans.Commun., 1970(10): 792～803
2 K.V.Cai,E.M.Jackson,R.W.Horner.Advanced HF Anti－jam Network Architecture.Proceeding of MILCOM 1990: 6.6.1～6.6.6
3 CMOS DDS Modulator AD7008,Analog Devices Inc., 1995
4 郝士琦.一種用MCS－51單片機實現的混沌跳頻序列產生器.電子技術應用，1998；24(5)：22～24
5 梅文華，楊義先.跳頻通信地址編碼理論.國防工業出版社，1996.1第一版
6 甘良才,蘇躍琳.慢跳頻系統捕獲方案選擇及性能分析.系統工程與電子技術，1998(11)：1～4
7 CMOS，125MHz Complete DDS Synthesizer AD9850，Analog Devices Inc., 1996