超聲檢測技術近年來取得了長足的進步，正在向檢測自動化、分析智能化、多通道等方向快速發展，并在電力、航空航天、石化、軍事、工業制造、醫療等領域被廣泛應用[1]。在超聲檢測中，超聲信號采集系統與上位機的數據通信主要有兩種方式：PCI總線傳輸方式和以太網方式。目前的應用以PCI傳輸方式為主，該方式簡便高效，但在遠距離傳輸方面受到限制。而運用以太網方式更適用于需要遠距離數據傳輸、檢測信息互聯網共享、在線監測的場合[2]。目前國外已開發出基于以太網傳輸的多通道超聲采集系統，但價格昂貴，且購置前需要進行特殊定制。而國內在這方面尚未發現有成熟的產品面世。因此，對以太網接口的多路超聲檢測器模塊的研究有著重要的實際意義。

1 基本功能和整體方案
1.1 基本功能
    本系統以小型化和數字化為研究目標，實現系統模塊化設計。系統設計的基本功能是制作一套4通道超聲檢測模塊，在模塊內部每一個通道可獨立工作，包括單路超聲探頭的高壓脈沖激勵、信號的隔離限幅。同時，4個通道的超聲回波信號經過帶通濾波、信號放大、A/D轉換后以并行的方式同時進入數據處理單元。其優點是：(1)提高了模塊的集成度，減少了元件數目，大大減小了模塊的尺寸大小，方便以后的硬件擴展；(2)提高了數據吞吐率。把整個系統的最小采集模塊設計成4通道，以便在有大量通道時，系統將可按照4通道為一個單位將所有的通道輪詢一遍，從而使得系統采集超聲回波信號的時間比單路選通的時間縮短4倍，使系統的數據吞吐率大大增加。
1.2 整體方案
    系統整體設計框圖如圖1所示，分為三個部分：采集卡前端、采集卡接口、采集卡后端。采集卡前端主要為超聲波信號的發射與接收電路，該電路的核心包括高壓激勵信號的產生，超聲回波信號的隔離、限幅、緩沖電路以及4通道模擬開關。采集卡前端為硬件可擴展設計，即整個系統搭建完成之后會有多塊采集卡前端板卡連接在采集卡接口部分；采集卡接口部分完成連接采集卡后端與多個采集卡前端的任務；采集卡后端實現超聲回波信號的放大、帶通濾波、A/D轉換、數據預處理以及數據融合并傳輸的功能。

2 功能設計與實現
2.1 硬件擴展的設計思路及實現方案
    本系統硬件擴展有并聯和串聯兩種方式。并聯式擴展的實現方法是將采集卡前端、采集卡接口、采集卡后端中的模擬信號數字化部分集成在一起，以并聯的方式將A/D數據接口接入FPGA中。并聯擴展方式的優點：
    (1)各個通道之間相互獨立工作(包括超聲探頭的激勵與超聲回波信號接收)。這一點也可作為超聲波相控陣技術的基礎。
    (2)因為沒有了分時復用，大大增加了系統的數據吞吐率，使整個系統的實時性得到了提高。
    同時，并聯擴展方式的瓶頸和缺點也非常明顯：
    (1)系統的最大通道數受制于FPGA的邏輯單元數、可用I/O管腳數、片內存儲器資源。
    (2)系統的功耗、電路板的面積、成本隨著通道數的增加而成倍地增加。
    而串聯式擴展是利用一塊采集卡后端與多塊采集卡前端通過采集卡接口達到對超聲回波信號分時復用的目的。
    串聯擴展方式減少了器件的數量，提高了系統的集成度。在這種擴展方式下，系統按照4路一組的方式分時輪詢所有通道，在滿足多路超聲波回波信號處理實時性要求情況下，系統的通道數會受到一定的限制。但本系統還是選擇串聯式擴展方式搭建整個系統。
2.2 FPGA功能實現
    FPGA是本系統的核心處理器之一，其功能包括LVDS高速數據接收、超聲回波信號數據存儲、ARM與FPGA之間總線模擬、A/D轉換器的控制以及超聲探頭高壓激勵控制信號的產生。
    FPGA內部需要協調A/D轉換器、高壓激勵控制信號以及RAM讀寫時序。以單路為例，其中A/D轉換器采樣的時序控制是核心。A/D轉換器的控制要與超聲回波信號同步工作，即當ARM給出“采樣開始”信號時，FPGA控制圖中Pulse模塊產生一個持續1 ?滋s的脈沖驅動采集卡前端的負高壓窄脈沖產生電路激勵超聲探頭產生超聲波，同時打開A/D采樣功能并與雙口RAM協同工作將超聲回波信號的數字量存儲起來。當存儲完畢后再由A/D控制模塊給出一個“采樣結束”信號，標志此次采樣的完成。對于本系統所完成的4路超聲回波信號處理模塊只需要另外添加3個Ultrasound_Data_Block模塊和一個8 bit寬的數據選擇模塊就可方便實現擴展。
    FPGA單路模塊如圖2所示，圖中的Ultrasound_Data_Block模塊負責LVDS高速數據接收、超聲回波信號數據存儲、ARM與FPGA之間總線的搭建。

    為實現系統的高集成度，本系統所用A/D轉換器為LVDS輸出。低壓差分信號（LVDS）是高速、低電壓、低功率、低噪聲通用I/O接口標準[3]，同時LVDS信號數據輸出采用雙邊沿采樣，在100 MHz的采樣頻率下，4路LVDS數據輸出均高達400 MHz。LVDS串行數據需要轉換為并行8 bit數據以用于存儲和傳輸，在FPGA內部完成數據串行轉并行的工作由圖3中AD_LVDS模塊完成。其中DCO是LVDS時鐘入，FCO是幀同步LVDS輸入，D是數據LVDS輸入，Data_8b是8 bit A/D采樣數據并行輸出，CLK_Frema_out是并行數據的同步時鐘，用于為后級提供時鐘信號。
    超聲回波信號的存儲在本系統中選用雙口RAM來實現。雙口RAM通過Xilinx12.4的Core Generator中的IP核產生，對應于圖3中的Dual_ram。其中雙口RAM的A口(地址線addra、數據總線dina、寫使能信號wea、時鐘信號clka)負責將超聲回波信號寫入到雙口RAM中，B口(地址線addrb、數據輸出總線doutb、時鐘信號clkb)則負責通過ARM和FPGA之間的總線連接傳輸數據。
    ARM與FPGA之間的總線處理模塊如圖3中ARM_bus所示。圖中由ARM提供的信號：arm_hclk(時鐘信號)、arm_nOE(使能信號)、arm_nGCS(片選信號)、arm_add_bus(地址總線)、ram_data(數據總線)通過FPGA的高速I/O口與外部的ARM相連實現數據的交換，而ram_clk、arm_data_bus、ram_add則連接到雙口RAM的B口。

2.3 ARM功能及網絡接口的實現
    為了通過以太網的方式實現系統控制、數據傳輸的功能，本模塊利用ARM嵌入式系統。ARM嵌入式系統很容易提供網絡支持等功能，將每臺儀器通過網口實現網絡互聯，既可以組成局域網，實現數據的多通道采集，也可以連接至互聯網，實現 Internet 遠程控制[4]。
    本系統數據存儲在FPGA內部例化的RAM上。從ARM的角度，FPGA實際上就是一段連續的RAM空間，其中地址0x18000000~0x18003FFF存放了第4個通道各自的超聲回波數據，每個通道存儲空間大小為4 096 B。ARM中嵌入Linux實時操作系統后，通過編寫Linux底層驅動程序，解決了ARM對FPGA內部總線的驅動以及數據通信的工作。另外，運用Socket網絡編程來處理以太網數據通信及控制部分。
    本系統的網絡傳輸協議采用UDP協議，其優點是[5]：基于無連接的協議，速度比TCP更快；可以使用廣播的方式進行多地址發送；傳輸需要占用的網絡帶寬小。
    對于4通道超聲采集模塊而言，每個通道的數據采樣深度是4 096 B。由于UDP數據報的長度最大為1 500 B，則對于單個通道的采樣數據需要進行拆分。本系統中將每個通道的采樣數據分成4份，每份含有1 024 B的采樣數據。同時在采樣數據的末尾加入2 B的數據標識，其中第一個字節標識為“第幾通道”，用來區分不同通道超聲回波數據；第二個字節標識為“第幾份數據”，用來表示此UDP報中的1 024 B數據是4 096個采樣深度的第幾份。

    由上述數據，可得本系統對缺陷位置的測量誤差在5%以內，對試塊厚度的測量誤差在1%以內。系統有較高的準確性，達到了預期的設計目標。
    本系統設計了4路超聲最小單元采集卡，同時提出了兩種用于硬件擴展的方式，并給出了FPGA和ARM功能的具體設計與實現。實驗表明，整個系統工作穩定且回波信號接收質量良好，達到了預期目標。
參考文獻
[1] 陶有恒.數字化超聲波探傷儀控制系統的設計與實現[D]. 重慶：重慶大學，2009.
[2] 鄧軍.基于嵌入式系統超聲波探傷的研究[D].北京：北京交通大學，2008.
[3] 徐孟祥，張爾楊.LVDS與高速PCB設計[J].電子工程師，2005，31(5)：38-40.
[4] 常青龍.基于ARM平臺的超聲波自動探傷硬件系統的研制[D].南京：南京航空航天大學，2008.
[5] 謝希仁.計算機網絡（第五版）[M].北京：電子工業出版社，2008.