摘  要： 基于到達時間差（TDOA）算法，設計了一個脈沖超寬帶（IR-UWB）室內定位系統的原理驗證樣機。主要介紹傳感器捕捉標簽發送的IR-UWB窄脈沖，進而測出窄脈沖到達傳感器時刻的方法。利用FPGA中數字時鐘管理器（DCM）的相移器功能模塊（PS）構成延遲鎖相環（DLL），測得到達傳感器的窄脈沖相對于同步時鐘的時刻。原理驗證系統定位精度優于40 cm，達到設計要求。
關鍵詞： 超寬帶；定位系統；數字時鐘管理器

　無線定位系統從信號測量技術上分為2大類：信號強度測量和到達時間測量。RFID各種技術（WiFi、ZigBee、Bluetooth）均采用測量射頻信號強度的方法，而無線信號強度容易受到障礙物等因素的嚴重影響，因此RFID定位精度較低。而UWB采用測量窄脈沖（1 ns）到達時間的方法，定位精度提高了一個數量級。目前UWB定位技術主要有：信號到達角度測量（AOA）技術、到達時間定位（TOA）和到達時間差定位（TDOA）等。其中，TDOA技術是目前最為流行的一種方案，它不需要標簽（待定位）與傳感器（基站）的時鐘同步。
　本文介紹利用FPGA捕捉IR-UWB脈沖的方法，測出標簽發送的脈沖到達傳感器的時刻，得到標簽發送的脈沖到達各個傳感器的時間差，從而進行定位。
1 UWB定位原理驗證系統設計
1.1 定位原理系統方案設計
　本系統包含IR-UWB脈沖定位和2.4 GHz RF通信兩部分。采用2.4 GHz RF實現傳感器與標簽的握手通信，標簽發送1 ns IR-UWB（4 GHz調制）窄脈沖到各傳感器實現定位功能。
　定位系統主要由4個（或以上）傳感器、待定位標簽以及進行定位信息計算顯示的主機組成，如圖1所示。主機與傳感器之間用網線連接進行傳輸數據，傳感器之間用時鐘同步線（超5類屏蔽線）相連，主機中采用時鐘延遲標定技術進行各個傳感器的精確同步計算。

　定位系統算法采用到達時間差（TDOA）算法。TDOA算法平面定位的原理是：標簽（TAG）到兩個傳感器（Sensor）距離之差（即c×?駐t）確定一條雙曲線，3個傳感器可得到兩條雙曲線，其交點即為標簽位置[1]。

1.2 定位系統簡單流程
　定位系統算法采用TDOA雙曲線模型。傳感器位置固定且已知，標簽位置為待測。系統工作流程如下：
?。?）主機選擇主傳感器并給傳感器發待測標簽ID。主傳感器廣播待測標簽ID，與符合ID號的標簽完成握手通信。
?。?）待測標簽給各傳感器發送IR-UWB定位脈沖。
?。?）各傳感器測出相對于同步時鐘IR-UWB脈沖到達的時刻，并將時間信息送給主機。
?。?）主機計算脈沖到達各傳感器的時間差，用TDOA算法計算待測標簽位置并顯示。
傳感器與標簽的握手采用2.4 GHz RF通信，使用TI的CC2510通信芯片。采用2FSK方式，通信速率為2.4 Kb/s。
　標簽發送的IR-UWB脈沖為1 ns左右窄脈沖，中心頻率為4 GHz，脈沖周期為2 μs[2]。
傳感器鎖定IR-UWB脈沖，采用30 MHz的同步時鐘在FPGA內部DCM產生的32相延遲鎖相環DLL來鎖定。采樣分辨率相當于960 MHz的時鐘。傳感器接收到IR-UWB脈沖后先進行射頻檢波處理，送給FPGA進行脈沖展寬再進行DLL鎖定。
2 FPGA鎖定IR-UWB脈沖方法
　傳感器的射頻部分接收到IR-UWB定位窄脈沖，檢波后得到Pulse_TTL（1 ns高電平）送給基帶FPGA處理。FPGA首先對Pulse_TTL進行展寬（6 ns），同步時鐘Syn_CLK利用FPGA中數字時鐘管理單元（DCM）產生的32相均勻延遲的時鐘構成延遲鎖相環DLL，DLL對已展寬的Pulse_TTL鎖定，對鎖相環鎖定Pulse_TTL的結果進行優先級編碼，即最先鎖到脈沖的那一相時鐘代表了脈沖到達傳感器的時刻，把該時刻信息通過網絡芯片組幀發送給主機處理。基帶部分的結構圖如圖3所示。

　DCM的主要功能包括：消除時鐘偏移和時鐘分配的延時；時鐘相移、分頻、倍頻；時鐘調整，確保50％占空比的時鐘輸出等。
　DCM與全局時鐘有著密不可分的聯系，為了達到最小的延遲和抖動，幾乎所有的DCM應用都要使用全局緩沖資源。圖5所示IBUFG+DCM+BUFG是DCM與全局時鐘buffer連接的最常用方法。

　系統主要利用數字時鐘管理器DCM的相移器（PS）功能模塊。DCM模塊利用CORE Generator&Architecture Wizard工具直接產生IP核并通過例化進行使用。PS調相類型分為動態調相和固定調相，Type設置為Valuable即為動態調相，設置為FIXED即為固定調相。在固定調相模式時，DCM的輸出時鐘與輸入時鐘的相位移動值是通過設置Value確定的，Value的取值范圍是[-255，255]，則相位移動范圍是輸入時鐘CLKIN周期的-255/256~+255／256。相移器對DCM的所有9個輸出時鐘都進行相位的偏移。DCM的生成及設置如圖6所示。

　驗證系統定位精度要求優于40 cm，即時間分辨率1.3 ns，需要750 MHz的等效時鐘。系統采用30 MHz（最大10 m室內定位范圍）的時鐘作為同步時鐘，由于FPGA的DCM資源限制（一塊FPGA 8個DCM），驗證系統采用2塊FPGA（16個DCM）構成32相DLL，等效采樣時鐘為960 MHz。
3 系統測試結果和分析
　系統選用Xilinx公司的Spartan3E系列XC3S1200E FPGA。傳感器用2塊FPGA共16個DCM構成32相DLL鎖定標簽發送的IR-UWB定位脈沖。
　實際測試時，標簽每2 μs發送一個脈沖，將程序下載到FPGA后，邏輯分析儀觀測結果如圖8所示，Pulse_Lock高電平時表示有效捕捉到定位脈沖，Pulse_Ph[4：0]表示第幾相最先鎖定IR-UWB脈沖。從圖8可以看出，2 μs捕捉一次脈沖，第14相最先鎖定脈沖。

　進行結果驗證時，只使用15個DCM做30相DLL，剩下一個DCM用同步時鐘做模擬脈沖，脈沖相對同步時鐘的延時可自定義。如圖9所示，CLK[14：0]為30相DLL的前15相時鐘，d為CLK0延時后模擬脈沖，15相時鐘上升沿和下降沿分別對d脈沖鎖定，對鎖定結果進行優先級編碼得到第幾相時鐘最先鎖定脈沖，結果表示為Pulse_Ph[4：0]。將模擬脈沖仿真代碼下載到FPGA中，用邏輯分析儀對仿真結果觀測，如圖10所示，仿真結果得到驗證。

　本文設計了一個超寬帶（IR-UWB）室內定位系統的原理驗證樣機，為后續ASIC低功耗、高精度定位系統作準備。此原理驗證系統利用FPGA構成延遲鎖相環來鎖定1 ns IR-UWB窄脈沖的方法，能較方便、準確地得到脈沖到達各傳感器的時間差。
參考文獻
[1] Xilinx， Inc. Using Digital Clock Managers（DCMs）in Spartan-3 FPGAs[Z]. XAPP462（v1.1）January 5， 2006.
[2] Zhou Yuan， LAW C L， Xia Jingjing. Ultra low-power RFID tag with precision localization using IR-UWB[C].Microwave Symposium Digest （MTT）， IEEE MTT-S International，5-10 June 2011.
[3] 付德龍，黃魯，蔡力，等.A 3-5 GHz BPSK transmitter for IR-UWB in 0.18 μm CMOS[J]. 半導體學報，2010，31（9）：88-93.