《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 設計應用 > SDRAM通用控制器的FPGA模塊化設計
SDRAM通用控制器的FPGA模塊化設計
摘要: 介紹了一種SDRAM通用控制器的FPGA模塊化解決方案。基于FPGA的SDRAM控制器,以其可靠性高、可移植性強、易于集成的特點,已逐漸取代了以往的專用控制器芯片而成為主流解決方案。
關鍵詞: FPGA Flash SRAM
Abstract:
Key words :

       引言

      
同步動態隨機存儲器(SDRAM),在同一個CPU時鐘周期內即可完成數據的訪問和刷新,其數據傳輸速度遠遠大于傳統的數據存儲器(DRAM),被廣泛的應用于高速數據傳輸系統中。基于FPGA的SDRAM控制器,以其可靠性高、可移植性強、易于集成的特點,已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而,SDRAM復雜的控制邏輯和要求嚴格的時序,成為開發過程中困擾設計人員主要因素,進而降低了開發速度,而且大多數的基于FPGA的SDRAM控制器都是針對特定的SDRAM芯片進行設計,無法實現控制器的通用性。本文介紹一種通用SDRAM控制器的FPGA模塊化解決方案。

       SDRAM控制邏輯復雜,命令種類多樣,需要周期性刷新操作、行列管理的等多重操作。

       SDRAM首先要進行初始化操作。在上電后等待100ns,

 

至少執行1條空操作,然后對所有頁執行預充電操作,接著向各頁發出兩條刷新操作指令,最后執行SDRAM工作模式的設定LMR命令用來配置SDRAM工作模式寄存器。SDRAM工作寄存器可以根據具體應用的需要進行設置。

       初始后的SDRAM在得到了RAS、CAS、WE的值后開始執行相應的命令。在對SDRAM進行讀、寫過程中,必須要先進行頁激活ACT操作,保證存儲單元是打開的,以便從中讀取地址或者寫入地址,然后通過預充電PHC命令實現來關閉存儲單元。在進行寫操作時,內部的列地址和數據都會被寄存,而進行讀操作時,內部地址被寄存,數據的存儲則發生在CAS延遲時間(通常為1~3個時鐘周期)后。最后,操作終止:當SDRAM順次的進行讀、寫操作后,當到達到突發長度或者突發終止指令BT出現時,SDRAM將終止其操作。

       模塊化的SDRAM控制器設計

      
在SDRAM控制器的FPGA實現方案中,采用了:FPGA的自底向上的模塊化設計思想,首先分析頂層模塊的功能,再將其功能分類細化,分配到不同的子模塊去實現,然后自底向上的先逐步完成各個子模塊的設計,最后將子模塊相互連接生成頂層模塊。經過分析,SDRAM控制器應實現的功能有:為SDRAM提供刷新控制以保持SDRAM中的數據;對主機的命令進行仲裁,將下一步要執行的命令翻譯成可與SDRAM連接的信號;為SDRAM的讀、寫生成數據路徑。因此,根據SDRAM的指令操作特點將SDRAM控制器劃分為接口控制模塊、命令生成模塊和數據路徑模塊三個主要模塊(圖1)。

 

模塊化設計

       下面,對其接口信號進行介紹,需要注意的是,為了實現該控制器的通用性,ADDR、DATAIN、DATAOUT、DQ、DOM信號設計成可根據SDRAM的容量改變的形式。

       與主機接口信號:CLK(系統時鐘);RESET(系統復位);CMD[2:0](譯碼指令);CMDACK(指令應答信號);ADDR[ASIZE-1:0】(地址線);DATAIN/DATAOU[DSIZE-1:0](輸入、輸出數據總線);DM[(DSIZE/8)-1:0】(數據掩碼)。

       與SDRAM接口信號:SA(地址線);BA(頁地址);CS-N(片選信號);CKE(時鐘使能信號);RAS、CAS、WE(命令控制信號);DQM[(DSIZE/8)-1:0](SDRAM數據掩碼);DQ[DSIZE-1:0】(雙向數據線)。

       各個模塊的設計與實現

      
接口控制模塊

      
接口控制模塊主要實現的功能是將CMD[2:0]翻譯成接口指令和對刷新計數器的控制指令。接口模塊在工作過程中首先通過要通過狀態機來完成對CMD[2:0]的翻譯。在VHDL程序中聲明一個用戶自定義類型states,根據CMD[2:0】輸入來決定狀態的轉移,完成對CMD[2:0】的解碼,部分代碼如下:

         在VHDL程序中聲明一個用戶自定義類型states代碼
            在VHDL程序中聲明一個用戶自定義類型states代碼2

       另外,SDRAM需要周期性刷新操作以保持數據。在模塊的程序設計中,刷新周期的控制通過一個計數器來完成,到達規定的計數周期數時,接口模塊通過REF_REQ信號向SDRAM發出刷新請求。直到SDRAM完成刷新操作,發出REF_AcK刷新應答信號,計數器才重新賦值,開始下一次的計數。

       命令生成模塊

      
命令生成模塊實現對輸入的SDRAM指令請求進行仲裁判斷的功能,并將仲裁后要執行的指令解碼成sDRAM需要的RAS、CAS等信號,從而實現指令對SDRAM的控制。仲裁機制是SDRAM控制器設計不可或缺的一個環節。仲裁機制實現要遵循如下規則:

       ·sDRAM在每一刻只有一個指令在執行;
       ·先到的指令先執行,如果刷新請求到來時,其它命令正在執行中,要等到當前命令執行完成后,才能執行刷新指令;
       ·其它指令和刷新請求同時到來時刷新操作先執行。

       經過仲裁判斷后,指令將傳入命令生成器。命令生成器不僅要把指令解碼成SDRAM需要的RAS、CAS等信號,同時還要對命令執行的時間進行控制。下面的例程僅供參考。

       對命令執行的時間進行控制

       下面介紹輸入的指令為writea和reada指令時模塊所進行的操作。當SDRAM的writea和reada指令到來時,將引發一系列指令的執行,和其它指令相比需要更多的附加時間。所以,在這種情況下需要聲明第二個移位寄存器rw_shift來完成這兩個指令的附加時間的實現。rw_shift的工作原理和第一個移位寄存器command_delay是一樣的,需根據讀、寫的時間決定rw_shift的位數。

       最后一個移位寄存器oe_shift用來為數據通道生成數據輸入、輸出使能信號oe。對于非頁模式的讀寫來說,oe保持有效的時間取決于突發長度,需要注意的是,讀操作時,oe有效的起始時間取決于CAS延時時間,而對于寫操作,則在寫指令開始時oe就是有效的。

       數據路徑模塊

      
數據路徑模塊的作用是在writea和reada命令期間生成數據的路徑。在用VHDL語言程序中,用簡單的賦值語句就可以實現數據路徑模塊。

       通用性的實現

      

 

根據SDRAM控制器的FPGA模塊化設計方案生成的FPGA控制器易于修改和擴展,具有可通用的特性。在具體的應用中,針對不同的SDRAM,并不需要更改SDRAM控制器結構,只要根據datasheei中的sDRAM的容量將地址線數和數據的位數做相應修改,再依據SDRAM的時序和讀、寫速度更改接口控制模塊中的時間信號的周期,如刷新周期、命令生成模塊中移位寄存器的位數和初值等,這樣就可以對不同的SDRAM進行控制。最后,生成的SDRAM控制器頂層模塊如圖2所示。為了證明該控制器設計方案的可行性和通用性,在Altera公司的Cyclone系列FPGA--EP1C6Q240C8中生成SDRAM控制器,根據數據手冊中SDRAM的參數對控制器各模塊的VHDL語言程序做相應的改動,實現了對三星公司的8MByte SDRAM K4S641632E和2MByteSDRAM K4S161622D的控制,均達到了100MHz的讀、寫速度。

       結語

      
本方案采用的模塊化思想為SDRAM控制器的開發提供了一種層次分明、易于擴展的設計思路。實驗結果表明,該控制器設計緊湊,維護升級方便,易于實現對SDRAM的通用化控制,這無疑將極大的提高SDRAM應用的開發速度。

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 免费成人黄色网址 | 成人在线视频免费 | 免费国产在线观看 | 欧美国产日韩在线播放 | 最近最中文字幕视频 | 一二三四视频社区5在线高清视频 | 国产一级αv片免费观看 | 国产精品国产三级国产an不卡 | 国产羞羞视频在线播放 | 欧美成人欧美激情欧美风情 | 99视频精品全部免费观看 | 成年视频xxxxxx在线 | 26uuu另类欧美亚洲曰本 | 操久久| 最近中文字幕更新免费 | 国产在线视频国产永久视频 | 日日射夜夜 | 成人黄激情免费视频 | 在线亚洲欧洲国产综合444 | 色库一区导航 | 国产成人精品视频午夜 | 深夜福利视频网站 | 日韩中文字幕在线 | 亚洲人成亚洲精品 | 91欧美亚洲 | 黄色免费看网站 | 一级毛片免费观看视频 | 手机国产日韩高清免费看片 | 欧美一区不卡二区不卡三区 | 麻豆一区二区三区在线观看 | 一区二区三区在线视频播放 | 国产成人黄色在线观看 | 国产一级特黄aaaa大片野外 | 国产成+人+亚洲+欧美+日韩 | 黄色片免费播放 | 国产欧美精品一区二区色综合 | 欧美变态口味重另类牲 | 日本爽p大片免费观看 | 一级片小视频 | 很黄很色的男女无遮挡动态图 | 亚洲青草 |