9月20日， Altera公司資深副總裁兼首席技術官博思卓(Misha Burich)博士繼今年五月后又一次來到中國，公開了Altera在下一代20 nm產品中規劃的幾項關鍵創新技術：40-Gbps芯片至芯片及28-Gbps背板收發器；具有混合系統架構接口的3D異構IC；下一代精度可調DSP模塊，Altera將在不突破客戶對功耗瓶頸的需求下盡可能提高產品性能。

Misha博士形象地講解Altera的3D技術
 

40-Gbps芯片至芯片及28-Gbps背板收發器

    芯片到芯片互聯的能力，相對于背板光互聯的應用，差不多相差一代。在收發器領域，Altera一直占據優勢。

    在28nm FPGA中，Altera收發器技術主要遵循CEI-10G標準， FPGA提供的背板速度和芯片到芯片互聯的速度是28Gbps，存儲器支持DDR3。Misha博士博士告訴筆者：在20nm FPGA ，Altera將遵循CEI-25G背板規范，采用自適應、預加重等專門的電路做補償，擴展背板收發器能力到28-Gbps；芯片到芯片、芯片到光模塊將遵循CEI-40G、CEI-56G規范，互聯能力會提高到40Gbps；還會提供DDR4，以及HMC混合立體存儲器接口的規范。

    而且，在20nm產品中，收發器會與FPGA的主體部分單片集成，以可以提供更好的信號完整性，如抖動和串擾，并簡化系統設計。

下一代精度可調DSP體系結構

    Altera的可變精度DSP模塊，提高了性能，支持IEEE754浮點運算的標準。相對于目前的28-nm器件，DSP性能提高到5倍，達到5T的浮點運算能力，相當于1G赫茲的能力。浮點處理能力主要應用在無線系統、雷達、廣播等領域。

    具有混合系統架構接口的3D異構IC

    這是筆者最關心的一個創新點。因為他們的老對手Xilinx在28nm高端FPGA中已經采用了2.5D技術。

    Xilinx把四個FPGA Slice并排在一起，提高FPGA的密度。

    Altera在20nm產品中可將FPGA、光模塊、HardCopy ASIC、第三方ASIC、存儲器和光模塊的不同硅片放在同一硅襯底上，實現多種功能的組合。客戶可根據需要定制。

    3D技術的應力和散熱問題，半導體行業還沒有真正的解決辦法。很明顯，兩家都是采用業內所稱的2.5D技術，但策略完全不同。

    Altera為什么采用如此策略？Misha博士用英特爾研究機構發表的一張圖做了詳細說明。

    在橫坐標X軸上表示不同的處理模塊，如微處理器、DSP模塊等；縱坐標是功效衡量， 每毫瓦的處理能力。如上圖所示，微處理器的靈活性是最高的，但功耗也是最高的， 每毫瓦的處理能力相比最低；DSP的功效比微處理器效率更高，但靈活性差一些；而對于硬的IP，或者硬件模塊，其每毫瓦的處理能力是最高的。Misha博士說：“對于一些特別的應用，如H.264非常適合于硬件實現，可以達到很高的效率。”

    Altera的下一代混合系統架構器件結合了微處理器、DSP、FPGA、ASSP和ASIC等半導體器件，系統集成度提高了10倍，降低了系統功耗，減小了電路板面積，降低了系統成本。

    其實，硅片融合技術，Altera已經延用了很多年。在130nm工藝時，Altera嵌入了內嵌的內存以及DSP模塊；在2004年，90nm FPGA嵌入了硬的收發器，速度是3Gbps；在2006年，65nm FPGA嵌入了硬的內存控制器和硬的電源控制模塊；在2008年，40nm FPGA嵌入與協議相關的硬IP，如硬的PCIe；在28nm FPGA嵌入了硬的處理器，同時有可變精度的DSP模塊。

    Misha博士透露：在28nm高端FPGA中， FPGA內核只占硅片面積的40%，60%的硅片面積主要用于DSP模塊、存儲器、收發器等硬的功能模塊。在20nm FPGA中，Altera將延續這種的技術，實現混合系統架構的IC。

    對于Xilinx采用的2.5D技術，Misha博士也做了評價。將4個小的FPGA Slice放到同一個硅襯底上，得到更大密度的FPGA，目的是為了提高產品的良率。首先生產小的die，做測試，選擇好的合在一起，通過這種方式可以把良率做小的提升。

    但Misha博士認為這種方式在可生產性方面、成本方面是一個很大的挑戰。一塊FPGA賣上萬美金，這不是量產可承受的價格。

    對于如何提高產品的良率，Altera早在八年前就使用了設計冗余技術，冗余單元大概占硅片的5%。Altera在FPGA硅片中，會構建額外的邏輯，如DSP和內存，當在線上檢測到部分邏輯，如DSP或Memory失效后，會用激光把失效的這部分隔開，可以極大地提高芯片的良率。這對大密度的芯片特別有效。

    Misha博士對Altera提供的HardCopy ASIC技術十分自豪，他認為HardCopy ASIC可以讓客戶降低成本。客戶可以先以FPGA發貨，測試市場；最終把FPGA設計固化，用HardCopy ASIC發貨，這樣可以做到成本最低。

    Misha博士說：“Altera未來提供FPGA+HardCopy ASIC，既可以提供低的成本，同時還可以保持靈活性，這是做3D堆疊的最大好處。”

    Misha博士最后對合作多年的TSMC表示感謝，認為TSMC的20nm工藝創新是Altera創新的基礎。在Altera下一代產品中，收發器創新可以提高兩倍的帶寬；，新一代的浮點可變精度的DSP模塊，可以提供5倍的數字信號處理能力；3D封裝技術，可以提供10倍的系統集成能力，并且使整體功耗降低60%。