周廣濤，孫妍忞
(哈爾濱工程大學 自動化學院，黑龍江 哈爾濱 150001)
摘要：隨著衛星導航應用范圍不斷拓展，對導航接收機的靈敏度要求越來越高，高靈敏度可以使接收機在室內或其他衛星信號較弱情況下仍然能夠實現定位和跟蹤。目前傳統接收機為超外差中頻采樣結合基帶信號處理架構，該架構降低了對ADC信號采集以及基帶信號處理的壓力，但接收機靈敏度性能已趨于極限。隨著ADC技術的不斷發展，對衛星導航信號進行直接數字采樣已漸漸成為現實。提出了一種基于高速ADC對衛星導航信號進行直接數字采樣的方案，通過與傳統超外差中頻采樣方案對比分析、仿真論證及實際測試，驗證了新方案切實可行，并且能較大程度提升接收機靈敏度等關鍵技術指標，具有明顯的技術優勢。
關鍵詞：射頻直接數字采樣;超外差;靈敏度;衛星導航
0引言
隨著衛星導航技術的發展，導航接收機廣泛應用于各個領域，對導航接收機的靈敏度要求也越來越高。目前，市場上的高靈敏度導航接收機主要依賴于優越的基帶信號處理算法來實現，而接收機鏈路架構一直采用超外差中頻采樣方式［1］。隨著基帶信號處理算法的趨于成熟，傳統超外差中頻采樣已難以再進一步提升接收機靈敏度性能。
然而ADC器件不斷發展，對衛星導航信號進行直接數字采樣已漸漸成為現實。根據軟件無線電的要求，天線接收到的信號經過射頻前端后應直接采樣，信號的濾波、混頻、捕獲、跟蹤等處理則在DSP/FPGA完成［2-3］。相比傳統方式，AD采樣的信號更趨于射頻前端，因此接收機鏈路引入的噪聲干擾更低，在基帶算法相同的情況下，接收機靈敏度性能優于傳統超外差中頻采樣方式。
本文詳細論述了基于高速ADC對射頻信號直接數字采樣的實現原理，對比傳統方式進行性能分析，最后根據仿真和系統級實際測試驗證了方案的優越性。
1導航接收機實現
接收機的基本功能就是從空間眾多電磁波中選出有用信號，并將信號放大至解調器所需的功率值，進而送入解調器解調變換成基帶信號［4］。目前常用的導航接收機射頻前端是將天線接收到的信號進行濾波、放大、下變頻和增益控制等處理，將微弱的射頻信號變換成具有一定信噪比的穩定中頻或基帶信號以供數字端作進一步處理［5］。這里提出的射頻直采方案直接使用高速ADC對信號采樣再到基帶做進一步信號處理。
1.1超外差中頻采樣實現
傳統導航接收機一般采用超外差中頻采樣方式，如圖1所示，主要包括射頻濾波、LNA、混頻、中頻濾波、放大、A/D變換、基帶信號處理等器件。
1.2射頻直接數字采樣實現
對導航信號進行射頻直接數字采樣的接收機鏈路主要包括射頻濾波、LNA、放大器、A/D變換、數字信號處理等器件，如圖2所示。
針對導航接收機的L1波段采用CA碼調制的信號，中心頻率f0=1 575.42 MHz，帶寬B=2.048 MHz，則fL=1 574.396 MHz，fH=1 576.444 MHz。根據帶通采樣定理可以選取ADC采樣率為fs=819.2 MHz。
假設被采集信號為：
經過ADC采樣后，得到數字信號：
其中,n=kfs,k=0，1，2...
通過混頻技術，可得到信號的正交變量，數字信號正交混頻的I路可表示為：
Q路可表示為：
本地振蕩器和低通濾波器模塊是數字下變頻的核心模塊，其中本地振蕩器采用DDS算法實現。
在射頻直接采樣系統中，因采樣率高達819.2 MHz，而一般高性能信號處理器FPGA工作時鐘不能超過300 MHz，因此須采用并行處理方式實現。基于system generator實現并行DDS算法模型如圖4所示，實現并行低通濾波器如圖5所示。
2接收機靈敏度理論分析
接收機靈敏度是衡量接收機在一定條件下能夠接收小信號的能力，用能夠檢測的最小信號功率來表示［6］。噪聲是限制接收機靈敏度的主要因素，噪聲的來源是多方面的，例如電路中的放大器、電阻、混頻器等元器件都會產生噪聲。噪聲的功率可以表示為：
其中，k為玻爾茲曼常數，B為接收機帶寬，Te為折合后輸入端的噪聲溫度，一般可以用噪聲系數來等效地表示噪聲溫度。
一個理想情況下的接收機只放大與天線有關的信號和噪聲，而不引入其他噪聲。但實際上接收機內部總會產生內部噪聲，所以輸入信號的信噪比要大于輸出信號的信噪比，噪聲系數定義為二者之比，即：
工程應用中，采用下式計算接收機靈敏度［7］：
其中，S為接收機靈敏度，B為接收機帶寬（Hz），K為噪聲系數，S/N為基帶信號處理門限。
對于同一個接收機系統，若不改變基帶信號處理算法，則接收機帶寬和基帶信號處理門限不變，因此影響接收機靈敏度的主要因素是接收機噪聲系數。而噪聲系數主要由接收機鏈路中所采用的微波器件和ADC性能決定。
2.1微波鏈路噪聲分析
射頻直接數字采樣相比超外差中頻采樣方案在微波鏈路設計中，因減少了混頻器、本振等電路，從而減少了噪聲源的引入環節，因此理論上在其他工藝技術環節保持不變的情況下，微波鏈路噪聲系數會有一定的改進。
2.2ADC噪聲分析
ADC噪聲來源主要包括輸入噪聲和量化噪聲［8］。ADC輸入噪聲是固有噪聲，包括折合的碼元躍遷噪聲。理論上隨著ADC輸入模擬電壓的提高，理想ADC保持恒定的輸出碼元，直至到達躍遷區，此時輸出碼元即刻跳變為下一個值，并且保持該值，直至到達下一個躍遷區，如圖6（a）所示；然而實際ADC存在一定的碼元躍遷噪聲，如圖6(b)所示，通常把代碼躍遷噪聲折合到ADC的輸入噪聲。
ADC量化噪聲是在模擬信號轉換為數字信號過程中，由于ADC的有限解析度而產生的［9］。ADC只能用有限位數(N)的數字量表示其輸入電壓。因此ADC的輸入可以看作是由離散形式的模擬輸入加上誤差信號而構成，這些誤差信號就是ADC的量化誤差，如圖7所示。
對于高速采樣ADC與低速采樣ADC來說，主要噪聲差別是由量化噪聲引起，輸入噪聲差別相對較小。由于量化噪聲功率平均分布在0~fs/2，量化噪聲能量是不隨采樣頻率變化的，采樣頻率越高，量化噪聲功率密度將越小，這時分布在輸入信號的有用頻譜上的噪聲功率也越小，即提高了信噪比。只要數字低通濾波器將大于fs/2的頻率分量濾除掉，采樣精度就會提高。
隨著ADC技術的發展，目前高速ADC采用先進的折疊+內插電路+校準信號源的架構，并增加適當數量的帶外噪聲擾動來改善ADC的非線性，提高無雜散動態范圍；采用校準環路來優化輸入電路的偏置誤差、增益誤差，以達到最佳的輸出雜散性能，在提高量化位寬的同時，顯著提高了噪聲性能。
目前高速ADC不僅具備對衛星導航信號進行射頻直接采樣的能力，而且通過提高系統采樣率，可以實現對信號電壓的精細量化，在保持ADC量化位寬不變的情況下，使ADC量化噪聲較大程度降低。
經過上述理論分析可知，采用射頻直接采樣方案的衛星導航接收機靈敏度性能優于傳統超外差中頻采樣方案。
3系統仿真及測試驗證
3.1超外差中頻采樣驗證
采用微波鏈路仿真軟件分析超外差混頻射頻前端電路噪聲系數如圖8所示，得到噪聲系數為2.79 dB。
基于實際超外差中頻采樣接收機系統，采用信號模擬源作為激勵，設置信號源輸出GPS L1頻點C/A碼，輸出功率為-130 dBm，對基帶信號進行數據分析得到信噪比為-24 dB，在基帶碼元相關后得到相關峰如圖9所示。
3.2射頻直接數字采樣
采用微波鏈路仿真軟件分析射頻直接采樣射頻前端電路噪聲系數如圖10所示，得到噪聲系數為1.83 dB。
基于實際射頻直接數字采樣接收機系統，采用信號模擬源作為激勵，設置信號源輸出GPS L1頻點C/A碼，輸出功率為-130 dBm，對基帶信號進行數據分析得到信噪比為-21 dB，在基帶碼元相關后得到相關峰如圖11所示。
3.3對比分析驗證結果
3.3.1理論分析情況
超外差中頻采樣對比射頻直接數字采樣方案接收機性能理論分析對比如表1所示。
3.3.2仿真論證情況
對兩種導航接收機射頻前端電路實現方式進行仿真論證，得到指標性能對比如表2所示。
可以看出，從仿真分析角度來看射頻直接采樣方式相比中頻采樣方式靈敏度更好。
3.3.3實際測試情況
對兩種數字接收機實現方式進行實際測試得到指標性能對比如表3所示。
根據理論定性分析，結合仿真論證和實際測試驗證，在當前技術條件下，已具備衛星導航信號進行射頻直接采樣的能力，而且接收機靈敏度性能更優。
4結論
隨著ADC技術的不斷發展，本文提出了基于高速ADC的衛星信號射頻直采方案，可以在基帶算法已經趨于成熟的情況下較大程度地提高導航接收機的靈敏度等技術指標。本文對比分析了兩種導航接收機射頻前端設計方式，即目前常用的超外差中頻采樣及射頻直接數字采樣，詳細討論了射頻直采實現方案，以靈敏度為技術指標搭建測試環境對二者做仿真論證和實際測試，仿真及測試結果驗證了本文提出的基于高速ADC的射頻直采方案完全能夠實現對衛星信號的數字化處理，并且接收機靈敏度等系統關鍵技術指標性能更優。
使用傳統超外差方式提高導航接收機靈敏度已比較困難，而采用高速ADC射頻采樣方案不僅可以在同樣基帶算法的條件下較大程度地提高接收機靈敏度等指標，而且便于采用數字信號處理方式實現不同的系統功能，后期系統維護和升級改造靈活；同時，也便于對大帶寬跳頻信號進行數字信道化處理。軟件無線電是未來信息系統數字化的發展方向，在此大環境下，該方案以其更接近軟件無線電系統架構而必將成為一種發展趨勢。
參考文獻
［1］ ROHDE U L, WHITAKER J C. 通信接收機:DSP、軟件無線電和設計［M］. 王文桂，肖曉勁，譯.北京：人民郵電出版社，2001.
［2］ 姜宇柏,游思晴.軟件無線電原理與工程應用［M］.北京:機械工業出版社，2006.
［3］ 楊小牛,樓才義,徐建良.軟件無線電原理與應用［M］.北京:電子工業出版社，2002.
［4］ 拓勇.衛星導航接收機射頻前端設計［D］.西安：西安電子科技大學,2012.
［5］ LASKAR J, MATINPOUR B, CHAKRABORTY S. Modern receiver frontends systems, circuits,and integration［M］. John Wiley & Sons, 2004.
［6］ 王洪.寬帶數字接收機關鍵技術研究及系統實現［D］.成都：電子科技大學,2007.
［7］ 王順.基于FPGA的寬頻帶數字接收機設計［D］.北京：中國地質大學,2008.
［8］ 張志強,阮黎婷，倪濤，等.ADC模數轉換器有效位計算［J］.電子科技,2010,23（3）:8485.
［9］ 方曉松.TIGiga ADC 介紹及雜散分析［D］.成都：電子科技大學,2010.（收稿日期：20160411）