吳松

　　（中船重工集團第七二六所，上海 201100）

       摘要：介紹了一種基于Σ-Δ型24位模數轉換器的采集系統，系統實現增益0~60 dB可調節，輸入信號幾微伏到幾十毫伏的高精度采集，多種頻率的濾波輸出；采用FPGA實現對模數轉換器的配置、控制和數據讀取，采集的大量數據緩存到外部Flash，由DSP讀取并進行FIR濾波處理后通過RS422接口發送到主機進行回波識別。

　　關鍵詞：Σ-Δ型、高精度采集、FPGA、DSP

0引言

　　伴隨著電子技術的高速發展，應用領域的不斷拓寬，使得連接模擬世界與數字世界橋梁的模數轉換器顯得格外重要，同時對模數轉換器的性能也提出了更高的要求。回聲信號非常微弱，最小只有幾個微伏，還夾雜著各種干擾信號，為了從干擾信號中檢測出有效信號，同時滿足系統高精度與響應時間的要求，本文介紹一種基于Σ-Δ型高精度ADC的采集模塊，滿足了系統的性能要求。

1數據采集模塊整體結構

       采集模塊的組成框圖如圖1所示，主要由可變增益放大器、模數轉換器、FPGA、DSP、Flash、422接口和CAN接口組成。換能器接收到的微弱信號，經放大器放大到AD模擬輸入范圍內的差分輸入信號；模數轉換器將可變增益放大器輸出的差分信號轉換為數字信號，經過完全濾波后輸出數字量；FPGA控制模數轉換器的讀寫時序，讀入轉換的數據并完成緩存與處理，然后將數據存到外接Flash存儲器；DSP通過FPGA配置AD的采樣速率，控制采樣時間，調節可變增益放大器的增益，讀取Flash的數據進行濾波處理，然后通過通信接口將數據發送給主機。

2系統硬件設計

　　2.1主要器件選型

　　本文介紹的回聲信號是由發射換能器向海底定向發射聲波，到達海底后返回形成的一種夾雜著各種噪音的聲波信號，接收換能器將某一固定頻率附近的回聲信號轉化為電壓信號。由于不同的水深需要發射的聲波強弱不同，所以回波的強弱也不同，相應轉化成的電壓信號從幾微伏到幾十毫伏不等，所以要求放大電路具有低噪音和可變的增益。AD8338是一種可變增益放大器（VGA），適合要求全差分信號路徑、低功耗、低噪聲和在LF~18 MHz頻段內具有精確增益的應用，基本增益函數為線性的，標稱增益范圍為0 dB~80 dB；標稱增益范圍與增益引腳上0.1 V~1.1 V的控制電壓相對應，增益與頻率的關系如圖2所示。

　　AD8338只需幾個分立器件，用戶就可以自定義該器件的增益、帶寬、輸入阻抗及噪聲性能，以滿足自身應用的需求。器件采用3.0 V~5.0 V的單電源供電，能效極高，僅消耗低至3 mA的靜態電流。

　　AD7760是一款高性能、24位Σ-Δ型模數轉換器，融合了寬輸入帶寬和高分辨率的特性，以2.5 MHz的頻率輸出數據時信噪比（SNR）達100 dB，動態范圍也為100 dB。接收換能器輸出的信號動態范圍寬，經可變增益放大器AD8338放大后輸出的差分信號峰峰值為2.8 V，而AD7760的差分輸入電壓的峰峰值為3.25 V，滿足了動態范圍和差分模擬輸入的要求。此外AD7760內置用于信號緩沖和電平轉換的差分放大器、超量程標志、內部增益與失調寄存器以及低通數字濾波器，器件提供可編程的抽取率，3個串聯FIR濾波器，抽取比、濾波器選擇和旁路有許多種不同的組合，因此能以多種數據速率輸出數據，范圍從48 kHz~2.5 MHz，可以滿足不同條件下對信號輸出速率的要求，如表1所示。

　　器件的輸入同步引腳也為應用提供了便利，允許用戶從一個已知的時間點采集模擬前端輸入的樣本，因此發射換能器的發射波結束后，處理器可以精確地控制模數轉換器開始采集的時間節點。AD7760對于要求高信噪比的應用來說，還可以簡化對前端信號調理電路的要求，從而降低了模擬電路的復雜度。

　　2.2采集電路設計

　　采集電路由一片可變增益放大器AD8338、一片模數轉換器AD7760和一片FPGA組成。處理器通過調節AD8338的GAIN引腳上的電壓（0.1 V~1.1 V）來實現放大器0~80 dB的增益調節，差分信號通過引腳OUTP和OUTM輸出，可變增益放大電路如圖3所示。

　　要實現AD7760如上所述的高性能，必須采用適當的去耦和布局技術，尤其對電源輸入有著較為嚴格的要求，每個電源引腳必須通過鐵氧體磁珠連接到適當的電源，并用一個100 nF的電容去耦至正確的接地引腳，AD7760的基準電壓也要由專用的低噪音基準電壓源提供。AD7760需要一個外部低抖動時鐘源，而且輸入時鐘信號必須經過緩沖之后才能輸入器件的MCLK引腳，所以需要將FPGA產生的40 MHz的時鐘信號經過與門的兩個輸入端，然后將與門的輸出接到器件的MCLK引腳。模數轉換電路如圖4所示。

　　FPGA與AD7760之間的信號線主要有雙向數據總線、芯片復位線、片選、讀寫控制、同步信號和數據就緒輸出信號。復位線可以復位模數轉換器內部的數字電路；同步信號的下降沿可以使內部濾波器復位；數據就緒輸出信號是一個低電平的脈沖信號，表示數據總線上有數據輸出；讀寫控制、片選和雙向數據總線完成對模數轉換器的內部寄存器的配置和讀取濾波輸出的數據。

　　2.3電源電路設計

　　采集模塊是單電源5 V供電，系統內部FPGA的內核供電電壓是1.2 V，IO供電電壓是3.3 V，AD7760使用2.5 V和5 V兩種電源供電，DSP內核供電電壓為1.9 V，IO供電電壓3.3 V。FPGA和DSP屬于低功耗器件，實際使用中的功耗大約是300 mW，而AD7760正常工作狀態下的功耗接近1 W。實驗中使用線性電源發現：由于電路正常工作的功耗較大，而線性電源轉換效率低，導致整個系統正常工作中功耗更高，電源芯片發熱嚴重，不利于嚴苛條件下系統的穩定工作，所以實際使用中采用了開關電源。開關電源具有體積小、功耗低、轉換效率高、穩壓范圍寬、濾波效率高、安全可靠和電路形式靈活等優點。電路中使用TI公司的TPS62400和TPS62404，輸入電壓范圍2.5~6 V，可調節的電壓輸出范圍是0.6 V~VIN,轉換效率高達95%，誤差范圍僅為1%，輸出的電流為400 mA和600 mA，滿足了系統對電源的性能要求，電源電路如圖5所示。

3系統軟件設計

　　系統軟件主要包括FPGA軟件和DSP軟件兩部分，FPGA軟件實現對AD7760的控制、數據讀取緩存和讀寫Flash；DSP軟件完成對AD7760的間接配置、數據讀取與處理和數據發送。FPGA軟件流程如圖6所示。

　　AD7760的軟件初始化包括啟動時鐘振蕩器、復位信號拉低并至少保持一個時鐘周期、復位信號釋放并至少保持兩個時鐘周期、寫入控制寄存器2地址和數據設置時鐘分頻比、寫入控制寄存器1地址和數據設置輸出數據速率、片選釋放并至少等待5個時鐘周期。配置完成后釋放同步信號，模數轉換器開始工作，軟件開始檢測數據準備就緒信號DRDY，檢測到低電平脈沖時開始讀取數據總線上的數據，數據傳輸使用16位雙向并行接口，24位轉換數據以二進制補碼形式輸出，所以讀取一次轉換結果要執行兩次16位讀操作，第二次讀操作輸出轉換結果的低8位和6個狀態位。讀取轉換結果后檢測DSP空閑標志位，空閑狀態將結果寫入Flash對應的地址內，一次工作周期結束后給DSP一個完成信號。開始工作后，DSP將模數轉換器的配置數據寫入外接Flash，給發射機提供一個脈沖信號控制發射機的發射時間，結束后釋放模數轉換器的同步信號，開始進行回波的采集，采集一次完整的回波信號后，DSP將數據全部讀入內部緩存區，并進行數據FIR濾波與處理，然后通過RS422接口發送給主機進行回波識別。

4結論

　　通過模塊調試后系統性能達到了預期的要求，AD7760能夠實現預期的多種頻率濾波數據輸出，增益0～60 dB可調節，FPGA的外接時鐘50 MHz，綜合后進行靜態時序分析，最高工作頻率可以達到242 MHz，滿足時序要求，系統總體功耗在2 W左右。將回波采集模塊加到整機上進行測試，整機工作正常，在多個量程下進行水深實測，均滿足1%的誤差要求，增益范圍可調，系統工作穩定可靠，對比之前設備的采集模塊，簡化了模擬電路部分的設計，提高了精度和性噪比，采樣速率大幅提高，從而提高了整個設備的精度。

　　參考文獻

　　［1］ Analog Devices. AD8338. Low Power,18 MHz Variable Gain Amplifier［Z］. 2013:1-20.

　　［2］ Analog Devices. AD7760.2.5 MSPS,24 Bit,100 dB Sigma Delta ADC with On Chip Buffer［Z］.2006:1-36.

　　［3］ Analog Devices. ADM3053.Signal and Power Isolated CAN Transceiver with Integrated Isolated DC to DC Converter［Z］.2013:1-20.

　　［4］ Analog Devices. ADM2582E. Signal and Power Isolated RS 485 Transceiver with ±15 kV ESD Protection［Z］.2014:1-20.

　　［5］ Texas Instruments. TPS6240x Q1 2.25 MHz 400 mA and 600 mA Dual Step Down Converter［Z］.2014:1-41.

　　［6］ 侯伯亨,劉凱,顧新.VHDL硬件描述語言與數字邏輯電路設計（第三版）［M］.西安:西安電子科技大學出版社,2009.

　　［7］ 王成華，王友仁，胡志忠，等.電子線路基礎［M］.北京:清華大學出版社,2008.

　　［8］ WAITE A D.實用聲納工程［M］.王德石,譯.北京:電子工業出版社,2004.

　　［9］ EDA先鋒工作室.Altera FPGA/CPLD設計（基礎篇）［M］.王誠，吳繼華，等譯.北京：人民郵電出版社，2005.