0 引言

    工藝的發展允許芯片在更小的面積內實現更高的性能。同時，隨著時鐘頻率和時序要求的提高，設計對各種噪聲源和IR-Drop帶來的電源完整性問題越來越敏感^[1]。精確的電源分析需要測試全面的工作狀態，但是，過高的仿真周期成本限制了仿真覆蓋率的實現。因此，基于FSDB解析出關鍵的電源完整性分析向量時段很重要。本文基于Voltus^TM提供的解析工具，提出兩種不同于傳統FSDB向量解析的場景，實現更全面的電源完整性分析。

1 傳統FSDB向量解析及其局限性

    傳統FSDB向量解析出總功耗最差的時間段進行電源完整性分析^[2]，不考慮單元物理位置因素。不均勻的單元翻轉和分布會產生局部IR-Drop熱點，傳統方案無法覆蓋最差的局部熱點。實際設計中，局部過高熱點的危害可能會更大，導致性能下降和信號完整性問題。高頻率的重要數據總線邏輯可能會產生局部的高功率密度區域。進行動態向量的PowerEM分析時，不均勻的大電流密度會產生更多的違例，基于最大總功耗的傳統FSDB向量解析方案無法對應最多的PowerEM違例時段。

1.1 局部熱點場景特征

    復雜的設計中，存在高翻轉單元區域，傳輸高頻數據，產生局部IR-Drop熱點。如圖1所示，將設計分為A、B、C、D 4個物理分區，P₁是時間段1的總功耗，P₂是時間段2的總功耗 。P_1A、P_1B、P_1C、P_1D是時間段1中4個分區的相應局部功耗。P_2A、P_2B、P_2C、P_2D是時間段2中4個分區的相應局部功耗。功耗數值大小如下：

    基于傳統FSDB向量解析，時間段1有最差的總功耗，被選擇為解析結果用來進行電源分析，時間段2會被忽略。完整的向量電源分析應考慮總功耗和物理布局的相關性。在時間段2期間，D分區有最大的局部功耗，產生比時間段1更差的局部電源電壓降。局部功耗過大可能會導致局部電路失效，從而影響整個設計的性能，因此，在進行電源完整性分析時，應保證仿真分析覆蓋由于局部高翻轉高功耗引起的熱點^[3-4]。

1.2 PowerEM熱點場景特征

    兩個因素導致PowerEM違例：第一，不均勻的電源電阻網絡分布；第二，電源帶單元高功耗。如圖2所示，多個功耗高的單元聚集在同一個電源帶中，物理位置靠近左側物理電源節點，I₁和I₂是來自兩個物理電源節點的電流，R₁和R₂是基于電源網絡計算出的電源電阻，因此，當R₁<R₂時，I₁>I₂，左側電流密度更大，容易發生PowerEM違例。

2 多場景FSDB向量解析方案和仿真

2.1 多場景FSDB向量解析方案

    基于第1節的分析結果，提出一種多場景FSDB解析方案，如圖3所示，參照表1對應相關縮寫。 基于Voltus^TM提供的分物理網格進行功率密度計算的解析功能，解析工具可以在每個時間段計算不同物理網格內的功率密度，得出最差功率密度的物理網格區塊及相應時間段^[1]。利用該功能，解析出基于用戶自定義的物理網格大小下最差的局部功率密度區域。Voltus^TM同樣支持解析單元功耗最差的時間段，得出每個單元最差的功耗和想要的時間段，用來幫助驗證分析PowerEM違例場景。

2.2 局部熱點仿真分析

    基于FSDB解析出不同的時間段，T₁為TPW時間段，表征總功耗最差，T₂為LPDW時間段，表征局部熱點。圖4為T₁的總功耗解析結果，圖5為T₂的總功耗解析結果，如圖所示，T₁的總功耗大于T₂。但是，基于提出一種多場景FSDB解析方案，參照表1對應相關縮寫。基于物理網格功率密度計算，100×100的物理網格下，最差功率密度發生在T₂的{x₁ y₁ x₂ y₂}區域。基于T₁和T₂進行仿真分析，得到{x₁ y₁ x₂ y₂}區域內的所有單元的電源電壓降值。如圖6所示，局部熱點內電源電壓降更差，表2為最差單元的電源電壓降對比。局部熱點的違例不能被全局熱點覆蓋。

2.3 單元熱點仿真分析

    基于Voltus^TM解析出每個單元最差功耗和時間段，按照時間段分組，得出最多最差單元的時間段。在Voltus^TM中讀取單元列表，觀測到有一組單元在時間段T₃內聚集在同一塊電源網格區域{x₃ y₃ x₄ y₄}，如第1節分析，區域{x₃ y₃ x₄ y₄}是PowerEM危險區。基于T₃進行仿真分析，和T₁的仿真結果比較。如表3所示，單元熱點下，區域內有更多的違例，圖7顯示總功耗T₁更差，但無法覆蓋局部PowerEM違例。

3 結論

    基于Voltus^TM物理網格功率密度計算和單元功耗計算的解析功能，提出一套多場景FSDB向量解析實現方案，得出局部熱點時間段和基于單元熱點解析出PowerEM熱點時間段，結合全局熱點時間段，進行多重場景的電源仿真分析，提高電源完整性在局部熱點和PowerEM違例分析時的覆蓋率。

參考文獻

[1] Voltus IC power integrity solution user guide version 14.21[Z].2014.

[2] RABAEY J M，et al.Digital integrated circuits: a design perspective[M].2nd ed.Pearson，2003.

[3] LIN S，CHANG N.Challenges in power-ground integrity[C].International Conference on Computer Aided Design，2001：651-654.

[4] NITHIN S K，SHANMUGAM G，CHANDRASEKAR S.Dynamic voltage(IR) drop analysis and design closure：issues and challenges[C].2010 11th International Symposium on Quality Electronic Design(ISQED)，2010：611-617.

作者信息:

徐慧敏，朱薇薇，施建安

（英偉達半導體科技（上海）有限公司，上海201210）