隨著摩爾定律的放緩，2D和3D封裝技術被認為是下一個半導體產業成長所需的關鍵技術，各半導體廠商都在致力于研究。在PC領域，AMD早期采用被稱為“chiplet”的2D封裝技術，以應付對手英特爾的競爭力，其重要性毋庸置疑。

6月27日臺灣媒體報道稱，臺積電（TSMC）將3D IC研發中心設在日本，以此來拉開與三星代工、英特爾等在先進工藝節點上的差距。

隨著摩爾定律放緩，3D IC設計備受關注

TSMC是世界上最大的代工生產半導體制造商，接受AMD、Apple、NVIDIA、Qualcomm等無晶圓廠（Fabless）半導體制造商的芯片代工生產。AMD的Ryzen、蘋果的A／M系列、NVIDIA的H100等先進芯片均由TSMC制造。

在此之前，臺積電的研發和生產總部都在中國臺灣，但近年來該公司一直在加快將此類設施轉移到海外。譬如，在建的美國亞利桑那州的新晶圓廠，計劃2024年開始生產。日本去年也宣布，TSMC設立新工廠的消息，計劃生產時間也是于2024年開始。

此次TSMC在日本設立的3D IC研究中心旨在為半導體制造的后端封裝工序服務。

這幾年，摩爾定律已經持續放緩，很難像以前那樣在兩年內將晶體管數量翻一番。因此，提高性能的唯一方法是增加芯片的裸片尺寸，但結果會導致制造成本的上升。

在這種情況下，使用2D、3D封裝技術有望解決該問題，如，AMD在使用“chiplet”的2D封裝技術。三星電子推出的3D封裝“X－Cube 技術”。臺積電正在研發的“CoWoS”2D封裝技術，以及正在使用的“InFO”，且未來計劃推出3D封裝“SoIC技術”。

3D IC熱潮下，芯片的設計仿真是個難點

由于未來摩爾定律不太可能重回常規步伐，因此半導體制造商面臨著巨大的壓力，這些制造商不僅要保證信號完整性和追求低功耗的同時，還要求以更小的封裝尺寸加快創新芯片設計的上市速度。雖然3D IC有望滿足所有這些需求，但與此同時，它們也帶來了新的設計復雜性，對傳統EDA工具和工藝提出了挑戰。

3D IC通過堆疊裸片并使之互聯以使其作為單個器件運行來制造，這樣做帶來的新風險是由更高密度引起的熱積聚。因為它們比典型的片上系統（SoC）大得多，具有更長的互連，所以需要對它們進行嚴格的測試，以發現有故障的集成點以及系統級故障。

然而，大多數半導體研發團隊根本不具備管理3D IC分析和設計驗證這一艱巨工作的能力。傳統的SoC仿真方法讓他們不堪重負，這種方法依賴于一系列循序漸進的過程，其中單一物理仿真工具被逐一應用。當工程師將這些不同的工具和這一系列過程應用于復雜的3D IC設計時，他們會遺漏系統級交互、連接點、綜合熱效應和其他考慮因素，從而導致嚴重錯誤。

隨著3D IC在高級半導體應用中變得越來越普遍，工程團隊需要一種同樣創新的新分析方法。他們需要一個單一、開放和成熟的平臺，在整個產品設計中進行并行、多元的模擬和分析。他們需要在組件和系統層面上快速、同時考慮多種物理因素。

EDA市場迫切需要國內企業的本土創新

而掌握這些新方法和前沿設計、仿真EDA工具的企業幾乎被國際巨頭Synopsys，Cadence，SIEMENS EDA，Ansys等寡頭占據，與之相比的是，國內EDA企業起步較晚，要落后于競爭對手。目前而言存在國內EDA市場由國外公司主導。

作為IC和PCB背后的關鍵技術，設計和制造計算機芯片不可或缺，國內半導體設計企業必然離不開EDA工具，EDA市場也迫切需要一些國內企業的自主創新。近幾年，隨著持續的中美貿易緊張局面，國內自主創新熱潮不減，對EDA領域的投資也在迅速增加。

根據MarketWatch數據顯示，預計2020年至2025年間，中國EDA工具市場將實現10．2％的復合年增長率，到2027年，全球EDA市場預計將達到208．9億美元。

國內EDA領域最大的公司之一是芯華章X－Epic。該公司由前新思科技副總經理王禮賓于2020年3月創立，據報道，該公司在由云暉資本領投的Pre－A輪融資中籌集了至少1億元，此后又經歷了多次融資。

此外，其它大型EDA公司包括上海合見工業軟件集團有限公司和合肥的全芯智造技術有限公司。兩家公司也屬于初創企業。合見工業軟件成立于2020年5月，全芯智造成立于2020年9月，均由Synopsys的前資深人士創立，Synopsys本身也投資于全芯智造。

與國外寡頭相比，國內創新企業別無選擇，只能在風險投資家的腰包和支持下迅速整合資源并開發本土工具。由政府主導的集成電路大基金已經參與了EDA初創企業的多輪融資。

高性能FPGA原型驗證系統樺捷（HuaPro－P1）使用演示。來源／芯華章

這種對國內 EDA的承諾肯定會得到回報。2020年11月，芯華章X－Epic展示了首批成功的本土EDA解決方案之一，稱為“EpicElf”，一種FPGA驗證工具。2021年11月24日，芯華章發布了4款極具技術門檻的驗證EDA產品，以及統一底層構架的智V驗證平臺，包括了數字仿真穹鼎GalaxSim、形式驗證穹瀚GalaxFV、智能驗證穹景GalaxPSS以及原型驗證樺捷HuaPro－P1。

總結一點：3D IC設計是摩爾定律放緩之后的下一個風口，如何解決其芯片設計、仿真及系統驗證等問題應是當務之急。