《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 其他 > FPGA教學——?基于Verilog的DDS波形發生器的分析與實現(三角波、正弦波)

FPGA教學——?基于Verilog的DDS波形發生器的分析與實現(三角波、正弦波)

2022-09-02
來源:FPGA設計論壇

  基于VerilogDDS波形發生器的分析與實現(三角波、正弦波)

  最近學習了一下關于DDS的相關知識,本篇概要記錄一下自己的理解與實現。

  DDS信號發生器采用直接數字頻率合成(Direct Digital Synthesis,簡稱DDS)技術,把信號發生器的頻率穩定度、準確度提高到與基準頻率相同的水平,并且可以在很寬的頻率范圍內進行精細的頻率調節。采用這種方法設計的信號源可工作于調制狀態,可對輸出電平進行調節,也可輸出各種波形。

  下圖為DDS 的基本結構圖

微信圖片_20220902141213.png

  由上圖 可以看出,DDS 主要由相位累加器、相位調制器、波形數據表以及 D/A 轉換器構成。

  相位累加部分控制輸出波形頻率,相位字輸入部分來改變相位,ROM表中存儲一個周期波形的幅度值。

  其中相位累加器由 N 位加法器與 N 位寄存器構成。每來一個時鐘,加法器就將頻率控制字與累加寄存器輸出的相位數據相加,相加的結果又反饋至累加寄存器的數據輸入端,以使加法器在下一個時鐘脈沖的作用下繼續與頻率控制字相加。這樣,相位累加器在時鐘作用下,不斷對頻率控制字進行線性相位累加。即在每一個時鐘脈沖輸入時,相位累加器便把頻率控制字累加一次。相位累加器輸出的數據就是合成信號的相位。相位累加器的溢出頻率,就是 DDS 輸出的信號頻率。(解釋:定義一個N位寄存器,一般為32位,如果來一個時鐘計一次,那就要計2^32次才滿,這樣太慢,因此引入頻率控制字設為A,以前以1為單位,現在以A為單位計數累加,可以控制計數更新的速度)

  用相位累加器輸出的數據,作為波形存儲器的相位采樣地址,這樣就可以把存儲在波形存儲器里的波形采樣值經查表找出,完成相位到幅度的轉換。波形存儲器的輸出送到 D/A 轉換器,由 D/A 轉換器將數字信號轉換成模擬信號輸出。

  一般32位累加器不會全用來輸出作為ROM地址,會根據ROM深度來適當截取高位作為地址,其余位可以作為控制頻率。例如現在ROM中存儲波形一個周期數據每個數據位寬8位,則數據范圍為0-2^8(256),但是要產生一個周期波形需要512個,因為0-256一般是上升期,256-0處于下降期,那么現在ROM深度為512,則地址位寬應為9位,2的9次方=512,則32位累加器只需高9位即可[31:23]尋址,其余位用來控制地址改變的頻率。假如現在每來一個時鐘地址變一次,那么其余位(即頻率控制字A)應設置為32‘h800000即32’b0000_0000_10000000_0000_0000_0000_0000,最高位1其實就是地址的最低位,累加器初始為0,來個時鐘沿加一次A,高9位地址變化一次。要想兩個時鐘變化一次,那么A就是32‘b0000_00000100_0000_0000_0000_0000_0000,兩個時鐘之后地址的最低位才會變化。這樣通過對頻率控制字A的設置就可以達到改變地址的變化頻率,其實就是輸出的頻率。不知道這樣說看者能否理解。

 微信截圖_20220902141325.png

  代碼:

  module dds(

  clk,

  rst,

  Fword, //頻率控制字A

  Pword, //相位控制字

  data

  );

  input clk,rst;

  input [31:0] Fword;

  input [8:0] Pword;

  output [7:0] data; //8位數據

  reg [31:0] r_Fword;

  reg [8:0] r_Pword;

  reg [31:0] cnt;

  wire [8:0] rom_adder;

  always@(posedge clk)

  begin

  r_Fword<=Fword;

  r_Pword<=Pword;

  end

  always@(posedge clk or negedge rst)    //累加器部分

  begin

  if(!rst)

  cnt<=32'd0;

  else

  cnt<=cnt+r_Fword;

  end

  assign rom_adder=cnt[31:23]+r_Pword;     //ROM地址

  rom  rom(                              //例化一個ROM ip核

  .address(rom_adder),

  .clock(clk),

  .q(data)

  );

  endmodule

  tb:

  `timescale 1ns/1ns

  module dds_tb;

  reg clk,rst;

  reg [31:0] Fword;

  reg [8:0] Pword;

  wire [7:0] data;

  dds u0(

  .clk(clk),

  .rst(rst),

  .Fword(Fword),

  .Pword(Pword),

  .data(data)

  );

  initial clk=1;

  always #10 clk=~clk;

  initial begin

  rst=0;

  Fword=32'h800000;

  Pword=9'd0;

  #101;

  rst=1;

  #500;

  $stop;

  end

  endmodule

  ROM中值,用來比對,在例化ip是輸出加了一個寄存器,因此會延時一拍輸出。主時鐘50M,下圖把data轉換為模擬值,兩個黃線之間為頻率97.65khz,A為32‘h800000=32’d8388608,50_000_000乘以A等于419430400000000,除以2^32等于97656.25khz驗證正確。

  更改ROM中mif文件,添加三角波,ROM中三角波這里一共有256個數值,0-127,127-0,地址位寬為8位,那么[31:24]作為地址,其余位作為頻率控制字。只需改動程序中地址位寬就可以了,A暫時設為32‘h01000000,下圖為相位控制字為8‘h0,8’h5;可以看出相位控制字不會改變輸出頻率.

  附加:如果此時知道主時鐘50M,想生成一個25M的波形,那么首先根據公式計算出A=2147483648即二進制1000_0000_0000_0000_0000_0000_0000_0000.仿真如下圖為方波,因為根據地址變化只取0、127.

  總結:本文內容也是在看相關視頻后自己更改ROM深度,更換波形仿真后得出,由于敘述水平有限,其中原理可以自行查看其他文章內容了解,關于本文如有不懂之處可以聯系我,共同再探討。同時其中主要思想可以用來作為任意分頻設計,后續再做。

  文末附上一個mif文件生成器,不然手動輸入ROM值太慢了

  

 更多信息可以來這里獲取==>>電子技術應用-AET<<

微信圖片_20210517164139.jpg


本站內容除特別聲明的原創文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。
主站蜘蛛池模板: 国产在线不卡免费播放 | 在线天堂中文在线资源网 | 欧美成人爽片 | 免费看大黄高清网站视频在线 | 最新理伦片eeuss影院 | 日韩欧美一区二区三区久久 | 人人搞人人爽 | 三级黄网 | 永久网站色视频在线观看免费 | 国产亚洲sss在线播放 | 黄色在线看网站 | 成人看片黄在线观看 | 亚洲午夜视频在线观看 | 7777sq国产精品 | www.黄色在线观看 | 在线观看视频一区二区 | 亚洲综合色视频 | 视色视频在线 | 99热国内精品 | 亚洲性69影院在线观看 | 91高清国产经典在线观看 | a级黄色毛片 | 一本到视频 | 日韩一级精品视频在线观看 | 韩日精品 | 欧美国产日本精品一区二区三区 | 欧美日韩你懂的 | 最近中文视频高清 | 很黄很色的1000部视频 | 成 人 免费 网站 | 一级视频免费观看 | 97久久人人 | 亚洲色图 欧美 | 国产特级全黄一级毛片不卡 | 午夜剧场免费体验 | 夜色在线影院 | 日本一道免费一区二区三区 | 2020天堂中文字幕一区在线观 | 日本特级黄录像片 | 中文字幕在线观看亚洲 | 天天看天天射天天碰 |