《電子技術應用》
您所在的位置:首頁 > 嵌入式技術 > 設計應用 > 基于FPGA的LVDS多通道視頻流自動校準設計與實現
基于FPGA的LVDS多通道視頻流自動校準設計與實現
電子技術應用
陳寧1,譙誼1,雷偉林2,杜柏峰2,趙陽生2
1.利亞德集團 智能顯示研究院;2.中國石油大學(北京) 信息科學與工程學院/人工智能學院
摘要: 基于Micro-LED產品系列,設計了一種基于FPGA的LVDS自動校準多通道視頻流傳輸系統。系統平臺外掛GSV2011解碼芯片,把解碼得到的2K@120 Hz/4K@60 Hz視頻流信號,通過自定義封裝為80 bit數據推送到LYDNT27001恒流源顯示驅動芯片。系統中視頻流數據傳輸涉及多級FPGA芯片數據傳輸,使用LVDS低壓差分傳輸技術,在數據流傳輸過程中找到參考端和監視端信號,從而去調節SerDes中數據位對齊和采樣穩定性的問題。該系統視頻流數據通過LVDS多通道傳輸,傳輸速率可達10 Gb/s。此試驗工程表明,該系統能夠穩定、可靠、高效工作,具備一定的工程實用價值。
中圖分類號:TP274 文獻標志碼:A DOI: 10.16157/j.issn.0258-7998.244839
中文引用格式: 陳寧,譙誼,雷偉林,等. 基于FPGA的LVDS多通道視頻流自動校準設計與實現[J]. 電子技術應用,2024,50(6):84-88.
英文引用格式: Chen Ning,Qiao Yi,Lei Weilin,et al. Design and implementation of automatic calibration with LVDS multi-channel video stream based on FPGA[J]. Application of Electronic Technique,2024,50(6):84-88.
Design and implementation of automatic calibration with LVDS multi-channel video stream based on FPGA
Chen Ning1,Qiao Yi1,Lei Weilin2,Du Baifeng2,Zhao Yangsheng2
1.Leyard Group, Intelligent Display Research Institute;2.School of Information Science and Engineering / School of Artificial Intelligence, China University of Petroleum (Beijing)
Abstract: Based on the Micro-LED product series, this experimental project has designed an FPGA-based LVDS automatic calibration for the multi-channel video stream transmission system. The system platform is equipped with an external GSV2011 decoding chip, which converts the obtained 2K@120 Hz/4K@60 Hz video stream signals into 80-bit data package according to custom specifications, and then pushes them to the LYDNT27001 constant current source display driver chip. In thise system, the video stream data transmission involves multiple levels of FPGA chip data transfer, utilizing LVDS low-voltage differential transmission technology. In order to adjust the data bit alignment and sampling stability issues with the SerDes, the reference and monitor signals are identified during the process of data stream transmission video stream data of this system transmits through LVDS multiple channels, which can achieve a transmission rate of up to 10 Gb/s. This experimental project demonstrates that the system can operate stably, reliably, and efficiently, therefore it has certain practical value in engineering field.
Key words : FPGA;LVDS;SerDes;Micro-LED;automatic calibration

引言

隨著信息時代的蓬勃發展,顯示行業需求的提高,主流顯示技術QLED、MiniLED、OLED,逐漸被新一代Micro-LED微顯示器技術所取代。Micro-LED具有高分辨率、高色域、高穩定性、低功耗、尺寸小、壽命長等諸多優點,已成為工業界研究的熱點[1-3]。市場上Micro-LED恒流源驅動芯片能夠搭載高分辨率的視頻流數據。這意味著視頻流傳輸需要更大的帶寬,更高的傳輸速率。

在高速通信領域中一般采用串行/解串器SerDes技術去做多通道并行通信,SerDes處理信號走LVDS差分端口。通過LVDS低壓差分技術傳輸信號,LVDS比傳統接口有較低的電壓擺幅,較強的抗干擾能力,較高的傳輸速率等優點[4]。由于是高速傳輸,時鐘的采樣具有不穩定性和數據位對齊等問題。傳統的處理方法是通過在PC編寫軟件對采集的數據進行比較,從而確保通道采樣的正確性[5],通過上位機采集,使得系統設計更為復雜,調節通道中數據位對齊需要一個個數據測試,時間較長。隨著芯片技術的發展,現在高端FPGA芯片中具有GT收發器硬核資源,把數據和時鐘綁定在一起,通過特殊的編碼方案(例如8B/10B編碼方案)傳輸到接收端,確保通道中數據的正確性[6-9],但是芯片成本較高,在工程應用上浪費資源。也有通過眼圖去觀察數據的采樣率,確保通道中數據能夠被正確接收[10]。本系統采用Xilinx FPGA xc7s15芯片,該芯片不具備GT收發器等資源。由于無法將時鐘和數據綁定到同一通道,因此在PCB硬件走線時會有差分時鐘線和差分數據線。具體來說本系統設計方案主要體現在以下幾個方面:(1)通過Xilinx原語去把串行數據轉換為并行數據,差分時鐘轉為單端時鐘,并且用單端時鐘去采樣通道數據;(2)通過尋找參考端和監視端自適應去調節BITSLIP數據位對齊模塊和采樣穩定性IDELAY模塊;(3)把采樣得到的數據推送到恒流源芯片中。本系統在節省芯片購買成本的同時,保證了視頻流數據能夠高效、可靠、穩定地傳輸,具備實際工程應用價值。


本文詳細內容請下載:

http://www.viuna.cn/resource/share/2000006036


作者信息:

陳寧1,譙誼1,雷偉林2,杜柏峰2,趙陽生2

(1.利亞德集團 智能顯示研究院,北京 100089;2.中國石油大學(北京) 信息科學與工程學院/人工智能學院,北京 102249)


Magazine.Subscription.jpg

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 成人国产激情福利久久精品 | 精品午夜国产在线观看不卡 | 国产网站麻豆精品视频 | 麻豆69堂免费视频 | 一个人看的www日本高清视频 | 国产精视频 | 人人艹在线 | 黄色在线网站视频 | 亚洲一区二区三区中文字幕 | 中国一级毛片特级毛片 | 成年人网址在线观看 | 欧美 日韩 亚洲另类专区 | 中文字幕视频在线 | 在线观看欧美日韩 | 天天做天天爱夜夜想毛片 | 欧美第一夜| 免费一区二区三区视频狠狠 | 亚洲日本在线观看网址 | 日韩福利视频 | 免费在线观看日本 | 国产一国产一级毛片视频在线 | 欧美z000zxxxx | 一级毛片成人午夜 | 青青草国产精品欧美成人 | 免费黄色毛片 | 手机午夜看片 | 欧美成人黄色网 | 国产一级视频久久 | 久草新在线观看 | 成人窝窝午夜看片 | 国产日产欧产美一二三区 | 国产自啪啪 | 成人欧美视频在线看免费 | 久久99精品久久久久久国产越南 | 色综合狠狠操 | 成人小视频免费在线观看 | 色一情一乱一乱91av | 黄色小视频在线免费看 | 亚洲最新地址 | 欧美区在线观看 | www在线视频在线播放 |