《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 設計應用 > 基于ATE的千級數量管腳FPGA多芯片同測技術
基于ATE的千級數量管腳FPGA多芯片同測技術
電子技術應用
秦立君,余永濤,羅軍,李軍求,龐水全
工業和信息化部電子第五研究所
摘要: 隨著超大規模FPGA芯片技術發展,芯片管腳數量提升到1 000以上,如何實現超大規模多引腳FPGA芯片高效測試成為ATE在線測試難點。針對一款千級數量管腳超大規模的FPGA芯片,基于FPGA的可編程特性,采用多芯片有效pin功能并行測試和單芯片全pin電性能參數測試相結合的方法進行ATE測試,實現了千級數量管腳FPGA芯片的4芯片同測,測試效率提升3倍多。
中圖分類號:TN47 文獻標志碼:A DOI: 10.16157/j.issn.0258-7998.234780
中文引用格式: 秦立君,余永濤,羅軍,等. 基于ATE的千級數量管腳FPGA多芯片同測技術[J]. 電子技術應用,2024,50(7):51-54.
英文引用格式: Qin Lijun,Yu Yongtao,Luo Jun,et al. Research on multi-chip simultaneous testing method for field programmable gate arrays[J]. Application of Electronic Technique,2024,50(7):51-54.
Research on multi-chip simultaneous testing method for field programmable gate arrays
Qin Lijun,Yu Yongtao,Luo Jun,Li Junqiu,Pang Shuiquan
The Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Abstract: With the development of ultra-large scale FPGA chip technology, the number of chip pins has increased to over 1 000. How to achieve efficient testing of ultra-large scale multi-pin FPGA chips has become a challenge for ATE online testing. For a large-scale FPGA chip with thousands of pins, based on the programmable characteristics of FPGA, ATE testing was carried out using a combination of multi-chip effective pin function parallel testing and single chip full pin electrical performance parameter testing, achieving 4-chip simultaneous testing of thousands of pin FPGA chips, and improving testing efficiency by more than three times.
Key words : field programmable gate array;auto test equipment;multi-chip simultaneous testing;pattern testing

引言

現場可編程門陣列(Field Programmable Gate Array,FPGA)具有邏輯密度高、可重復配置、在線編程等優點[1]。伴隨半導體制造工藝技術的不斷進步,FPGA向著高速、大容量、高密度、多功能的方向快速發展,內部資源規模達到千萬門級甚至億門級,芯片管腳數量從幾百提升到1 000 pin以上。

芯片測試是保證FPGA產品質量的重要途徑,隨著FPGA芯片集成規模不斷增大,芯片管腳數量越來越多[2]。同時隨著國產FPGA芯片市場規模和應用需求的增加,單一型號量產規模已達到幾萬到幾十萬片,芯片量產測試需求量激增,對FPGA的高效快速測試提出了需求[3-4]。

基于自動化測試系統(Auto Test Equipment,ATE)的多芯片同測技術是實現高效快速測試的有效手段,目前,王曄等提出一種片上系統(System on Chip,SoC)的并行測試方法,對SoC芯片并行測試技術進行了研究[5];劉媛媛、陳真等對基于ATE的微控制單元(Microcontroller Unit,MCU)芯片并行測試技術開展了研究分析[6-8];唐彩彬等設計了8site電源芯片的測試電路外圍,實現了對晶圓進行8Die并行測試[9]。但以上研究的技術不適用于FPGA的測試,主要由于目前大規模先進FPGA芯片管腳數達到1 000 pin以上,芯片的測試需求量大,而現有集成電路ATE測試機臺通道數一般不超過2 000。ATE測試系統由于測試通道資源的限制,對于千級數量管腳的FPGA芯片,現有ATE測試機臺只能進行單芯片測試。因此,對于大規模千級數量管腳FPGA芯片,存在芯片測試時間長、測試成本高和測試效率低的問題,嚴重影響量產芯片的規模測試[10]。

本文針對千級數量管腳超大規模的FPGA芯片,提出了一種FPGA單芯片全 pin 測試和4 芯片有效pin 同測的方法,基于FPGA的可編程特性,形成了基于ATE的千級數量管腳FPGA多芯片同測技術。


本文詳細內容請下載:

http://www.viuna.cn/resource/share/2000006070


作者信息:

秦立君,余永濤,羅軍,李軍求,龐水全

(工業和信息化部電子第五研究所,廣東 廣州510610)


Magazine.Subscription.jpg

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 一级黄色片一级黄色片 | 欧美一卡二卡科技有限公司 | 欧美经典成人在观看线视频 | 欧美成人性性 | 精品久久中文久久久 | 成人免费男女视频网站慢动作 | 国产成人欧美一区二区三区的 | 女bbbbxxxx毛片视频 | xxxx性xx另类| 福利网址在线 | 嫩模被xxxx视频在线观看 | 国产精品视频久久久久久 | 亚洲精品美女视频 | 国产高清国产专区国产精品 | 精品综合一区二区三区 | 青青草娱乐 | 老湿影院在线播放 | 亚洲午夜在线播放 | 欧美日韩国产免费一区二区三区 | www激情| 情人边吃奶边做好爽嗷嗷叫 | 久久精品国产一区二区三区不卡 | 午夜影院在线免费 | 波多一区 | 午夜精品亚洲 | 伊人久久五月天 | 亚洲综合网美国十次 | 欧美成人高清在线视频大全 | 欧美成人手机视频免费播放 | 男人女人真曰批的视频动态 | 高清黄色直接看 | 国产成人永久免费视频 | 日日私人影院 | 福利视频黄| 欧美日韩图区 | 三级黄色片在线观看 | 欧美一区二区三区不卡片 | 亚洲第一视频在线播放 | 日韩精品一区二区三区中文在线 | 免费观看性欧美特黄 | 9久热这里只有精品视频在线观看 |