8 月 13 日消息，據(jù)復(fù)旦大學(xué)官方今日消息，人工智能的飛速發(fā)展迫切需要高速非易失存儲技術(shù)。當(dāng)前主流非易失閃存的編程速度在百微秒級，無法支撐應(yīng)用需求。復(fù)旦大學(xué)周鵬-劉春森團(tuán)隊前期研究表明二維半導(dǎo)體結(jié)構(gòu)能夠?qū)⑺俣忍嵘磺П兑陨希瑢崿F(xiàn)顛覆性的納秒級超快存儲閃存。然而，如何實現(xiàn)規(guī)模集成、走向?qū)嶋H應(yīng)用極具挑戰(zhàn)。

從界面工程出發(fā)，復(fù)旦大學(xué)團(tuán)隊在國際上首次驗證了 1Kb 超快閃存陣列集成驗證，并證明了超快特性可延伸至亞 10 納米尺度。北京時間 8 月 12 日下午 5 點，相關(guān)成果以《二維超快閃存的規(guī)模集成工藝》（“A scalable integration process for ultrafast two-dimensional flash memory”）為題發(fā)表于國際頂尖期刊《自然-電子學(xué)》（Nature Electronics），DOI: 10.1038 / s41928-024-01229-6。

據(jù)介紹，團(tuán)隊開發(fā)了超界面工程技術(shù)，在規(guī)模化二維閃存中實現(xiàn)了具備原子級平整度的異質(zhì)界面，結(jié)合原子級精度的表征技術(shù)，驗證集成工藝顯著優(yōu)于國際水平。通過嚴(yán)格的直流存儲窗口、交流脈沖存儲性能測試，證實了二維閃存在 1Kb 存儲規(guī)模中，納秒級非易失編程速度下良率高達(dá) 98.4%，這一良率已高于國際半導(dǎo)體技術(shù)路線圖（International Technology Roadmap for Semiconductors）對閃存制造 89.5% 的良率要求。

同時，研究團(tuán)隊研發(fā)了不依賴先進(jìn)光刻設(shè)備的自對準(zhǔn)工藝，結(jié)合原始創(chuàng)新的超快存儲疊層電場設(shè)計理論，成功實現(xiàn)了溝道長度為 8 納米的超快閃存器件，是目前最短溝道閃存器件，并突破了硅基閃存物理尺寸極限（約 15 納米）。在原子級薄層溝道支持下，這一超小尺寸器件具備 20 納秒超快編程、10 年非易失、十萬次循環(huán)壽命和多態(tài)存儲性能，有望推動超快顛覆性閃存技術(shù)產(chǎn)業(yè)化。

▲ 超快閃存集成工藝和統(tǒng)計性能

復(fù)旦大學(xué)集成芯片與系統(tǒng)全國重點實驗室、芯片與系統(tǒng)前沿技術(shù)研究院劉春森研究員和微電子學(xué)院周鵬教授為論文通訊作者，劉春森研究員和博士生江勇波、曹振遠(yuǎn)為論文第一作者。研究工作得到了科技部重點研發(fā)計劃、基金委重要領(lǐng)軍人才計劃、上海市基礎(chǔ)特區(qū)計劃、上海市啟明星等項目的資助，以及教育部創(chuàng)新平臺的支持。