《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 設計應用 > 基于CPLD的系統中I2C總線的設計
NI-LabVIEW 2025
基于CPLD的系統中I2C總線的設計
張 昆, 邱 揚, 劉 浩
摘要: 在介紹I2C總線協議的基礎上,討論了基于CPLD的系統中I2C總線的設計技術,并結合工程實例設計了I2C總線IP核,給出了部分源代碼和仿真結果。
關鍵詞: CPLD I2C總線 IP核
Abstract:
Key words :

  摘  要: 在介紹I2C總線協議的基礎上,討論了基于CPLD" title="CPLD">CPLD的系統中I2C總線" title="I2C總線">I2C總線的設計技術,并結合工程實例設計了I2C總線IP核" title="IP核">IP核,給出了部分源代碼和仿真結果。

  關鍵詞: I2C總線  IP核  CPLD

 

  I2C總線是PHILIPS公司推出的新一代串行總線,其應用日漸廣泛[1~2]。目前許多單片機都帶有I2C總線接口,能方便地實現I2C總線設計;對沒有I2C總線的微控制器(MCU),可以采用兩條I/O口線進行模擬。在以單片機為MCU的系統中很容易實現I2C總線的模擬擴展,有現成的通用軟件包可以使用[2~3]

  對有些基于CPLD的系統,要與帶有I2C總線接口的外圍器件連接,實現起來相對復雜一些。為實現系統中的I2C總線接口,可以另外引入單片機,也可以采用PCF8584或者PCA9564器件(PHILIPS公司推出的專用I2C總線擴展器)進行擴展,但這樣會增加系統成本,使系統冗余復雜。像ALTERA、XILINX等一些大公司有專用的基于CPLD器件的I2C總線IP核,但這些IP核的通用性不強,需要的外圍控制信號較多,占用系統很大的資源,因此直接采用這種IP核不可取。

  鑒于此,依照I2C總線協議的時序要求,在基于CPLD的系統中開發了自己的I2C總線IP核。對于一些帶有I2C總線接口的外圍器件較少、對I2C總線功能要求較簡單的CPLD系統,自主開發IP核顯得既經濟又方便。

1 I2C總線的協議[1]

  I2C總線僅僅依靠兩根連線就實現了完善的全雙工同步數據傳送:一根為串行數據線(SDA),一根為串行時鐘線(SCL)。該總線協議有嚴格的時序要求。總線工作時,由時鐘控制線SCL傳送時鐘脈沖,由串行數據線SDA傳送數據。總線傳送的每幀數據均為一個字節(8 bit),但啟動I2C總線后,傳送的字節個數沒有限制,只要求每傳送一個字節后,對方回應一個應答位(Acknowledge Bit)。發送數據時首先發送數據的最高位(MSB)。

  I2C總線協議規定,啟動總線后第一個字節的高7位是從器件的尋址地址,第8位為方向位(“0”表示主器件對從器件的寫操作;“1”表示主器件對從器件的讀操作),其余的字節為操作的數據。總線每次傳送開始時有起始信號,結束時有停止信號。在總線傳送完一個或幾個字節后,可以使SCL線的電平變低,從而使傳送暫停。

  圖1列出了I2C總線上典型信號的時序,圖2表示I2C總線上一次完整的數據傳送過程。

 

    依據I2C總線的傳輸協議,總線工作時的具體時序如下:

  起始信號(S):在時鐘SCL為高電平期間,數據線SDA出現由高電平向低電平的變化,用于啟動I2C總線,準備開始傳送數據;

  停止信號(P):在時鐘SCL為高電平期間,數據線SDA出現由低電平向高電平的變化,用于停止I2C總線上的數據傳送;

  應答信號(A):I2C總線的第9個脈沖對應應答位,若SDA線上顯示低電平則為總線“應答”(A),若SDA線上顯示高電平則為“非應答”(/A);

  數據位傳送: I2C總線起始信號或應答信號之后的第1~8個時鐘脈沖對應一個字節的8位數據傳送。在脈沖高電平期間,數據串行傳送;在脈沖低電平期間,數據準備,允許總線上數據電平變化。

2 應用實例

2.1 實例模型介紹

  現舉某應用實例,要求對顯示器的視頻信號進行采集、處理和再顯示,整個系統采用CPLD器件進行控制。信號采集采用A/D公司的專用視頻采集芯片AD9883,該芯片在使用前需要依據實際的功能指標進行初始化。初始化過程依靠AD9883的SDA和SCL兩引腳進行。在系統中用CPLD器件(ALTERA公司的EPM3256A)實現初始化:按照I2C總線協議向AD9883的19個內部寄存器(01H~13H)寫入19組固定的8位數據;第14H寄存器為只讀型同步檢測寄存器,僅用于檢測幾個關鍵的數據設置。

  可見該I2C總線模型如下:單主操作,只實現簡單的寫和讀操作(亦可只有寫操作,只是硬件調試的時候會麻煩些),寫地址連續,沒有競爭和仲裁,是很簡單的I2C總線系統。由此設計了如圖3所示的IP核。其中,RESET為復位信號,CLK為系統時鐘。

為了軟件仿真方便,把雙向數據線SDA用分離的兩條線模擬:SDA為數據輸出,SDAACK為SDA的應答信號。軟件仿真成功后,只要把SDA設置為雙向,稍微修改一下程序就可以向CPLD器件下載,進行實際應用。

 

  對AD9883內部地址連續的寄存器進行初始化,I2C總線上傳輸的時序信號依次為:開始信號(S);從器件地址和寫操作位(SLAW);內部寄存器基地址(Base Address);寫入基地址的數據(Data0);寫入下一地址(Base Address+1)的數據(Data1);寫入地址(Base Address+2)的數據(Data2);……;寫入地址(Base Address+18)的數據(Data18);停止信號(P)。

  針對AD9883,如果電路中的A0引腳(55#)接電源,則SLAW=“10011001”;Base Address=“00000001”,Data0~Data18是依據實際需要寫入的初始化數據。

2.2 IP核程序的編寫

  整個程序用VHDL語言編制,SCL輸出時鐘的設計是基于CLK輸入時鐘的64分頻的。程序由三個狀態組成:開始(START)、轉換(SHIFT)和應答(ACK)。狀態定義如下:

  type states is (start,shift,ack);

  signal my_states :states;

  下面給出部分進程的源代碼以供參考。

2.2.1 開始信號的產生

  PROCESS(clk)

    if clk’event and clk=‘1’ then

    TWCR<=DATAIN;

    SCL<=‘1’;

    else

    TWCR<=(others=>‘0’);

    end if;

  if TWCR=“10000000” then ——比較寄存器TWCR的開始值設置(由用戶決定)

  STRB<=‘1’;

  end if;

  if STRB=‘1’ then                 ——開始條件

  INT<=INT+“000001”;            ——INT為時鐘脈沖計數

  if INT<=“011000” then         ——產生SDA的下降沿

  SDA<=‘1’;

  else

  SDA<=‘0’;

  end if;

  if INT>=“011110” then         ——STRB歸0,保證只產生一次開始信號

  STRB <=‘0’;

  INT<=“000000”;

  end if;

  end if;

  等所有的初始化數據傳輸完畢后即產生停止信號,過程與上面相類似,在此省略。

2.2.2 數據轉換過程

  數據轉換過程采用移位傳輸,傳輸8位之后即進入應答狀態。

  when shift=>

  if cnt=“010000” then         ——cnt為clk脈沖計數,由實際的時鐘頻率決定cnt的值

  COUNT<=COUNT+“0001”;      ——COUNT為數據移位個數計數,MSR為移位寄存器

  MSR<=MSR(6 downto 0)&txtag;  

  txtag<=‘0’;

  if COUNT=“1000” then

  my_states<=ack;

  TACK<=‘1’;                   ——TACK為應答標志位

  else

  SDA<=MSR(7);

  my_states<=shift;

  TACK<=‘0’;

  end if;

 

    end if;

2.2.3 數據輸入

  一般情況下,I2C總線傳輸的數據要由外部ROM或其它專門的數據存儲區來存儲,但在數據相對固定且數據量不是很大的情況下,可以將初始化的數據寫在程序中,這樣可減少頻繁的數據交換,簡化操作。AD9883的初始化數據就屬于這種情況,可以通過檢測應答信號來改變輸入的值。程序如下:

  PROCESS(clk)                         ——數據輸入

  if clk’event and clk=‘1’ then

  CASE ackint IS                     ——ackint為應答計數,每應答一次,輸入改變一次

                                         

  when “00000”=> DATAIN<=“10000000”;

  when “00001”=> DATAIN<=“01010010”;

  when “00010”=> DATAIN<=“11010000”;

  ……

  when “10010”=> DATAIN<=“00000000”;

  when “10011”=> DATAIN<=“00000000”;

  when others=> DATAIN<=“ZZZZZZZZ”;

  END CASE;

  end if;

2.3 仿真結果

  把自主開發的IP核置于MAX+PLUS II 10.0開發環境下,選用EPM3128ATC100-10器件,經過編譯、調試與仿真,證明該程序符合設計要求。圖4是模擬產生開始信號并傳輸兩組二進制數據“10011001”和“10101010”(十進制表示為153和170)的仿真波形。圖5是傳輸數據“10011001”后沒有應答時的仿真結果,此時總線處于暫停狀態。

 

  仿真完成后,通過編程電纜將pof文件下載到實際電路的EPM3128ATC100-10中,然后對AD9883進行初始化,結果工作正常,這進一步驗證了采用該自主開發的IP核完全可滿足I2C總線的時序要求,能實現I2C總線的功能。

 

參考文獻

1 The I2C-Bus Specification Version 2.1. Philips Semiconductors, January 2000

2 何立民. I2C總線應用系統設計. 北京:北京航空航天大學出版社,1995

3 何立民.按平臺模式設計的虛擬I2C總線軟件包.單片機與嵌入式系統應用,2001(2)

4 李明峰,李沁遙.I2C器件接口IP核的CPLD設計. 單片機與嵌入式系統應用,2003(1)

5 I2C總線的串行擴充技術.http://www.zlgmcu.com

6 http://www.opencores.org/projects/i2c

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 高h喷水荡肉爽文np欲 | 九九影视理论片在线播放 | 中国成人免费视频 | 国产成人一区二区三区 | 午夜在线观看完整高清免费 | 亚洲小视频网站 | 成年网站免费视频黄 | 亚洲欧美精品中文字幕 | 亚洲第一区视频 | 女性一级全黄生活片在线播放 | 日本精品久久久免费高清 | 高清一区二区 | 免费观看成人久久网免费观看 | 综合久青草视频 | 久久国产影视免费精品 | 波多野结衣50连精喷在线 | 色伊人网| 亚洲乱码一二三四区国产 | 国产精品久久久久久久久免费hd | 一区二区三区日本 | 香蕉99国内自产自拍视频 | 麻豆精品在线 | 影音先锋天堂网 | 亚洲视频一区在线观看 | 天天综合色天天综合网 | 91欧洲在线视精品在亚洲 | 成人激情开心网 | 福利片免费观看 | 欧美视频1 | 天天舔天天射天天操 | 国产精品果贷一区二区借贷宝 | 色片在线免费观看 | 亚洲国产欧美在线不卡中文 | 国产成人一区二区 | 日本黄色免费在线 | 制服丝袜中文字幕第一页 | 日韩第一区 | 日韩视频一区二区在线观看 | 一个人免费观看www视频二 | 国产人成精品午夜在线观看 | 又黄又爽的成人免费视频播放 |