?? 傳統(tǒng)意義上，電子設(shè)計(ECAD)人員與機(jī)械設(shè)計(MCAD)人員之間很少有直接聯(lián)系。而要將電子產(chǎn)品放進(jìn)機(jī)械外殼中，過去更多的則是靠運(yùn)氣，而非通過良好的管理來實(shí)現(xiàn)。Altium公司日前宣布推出一款擁有100多項新特性的一體化電子產(chǎn)品設(shè)計解決方案，使雙方人員能夠?qū)崿F(xiàn)設(shè)計方案的動態(tài)鏈接并開展實(shí)時協(xié)作。“Altium成功解決了長達(dá)25年的電子設(shè)計難題，我們對此感到非常驕傲。”該公司中國區(qū)" title="中國區(qū)">中國區(qū)總經(jīng)理曹建靜在接收本刊記者采訪時這樣表示。

?

?? ECAD-MCAD集成

?

??? 據(jù)悉，通過對AltiumDesigner現(xiàn)有的3D電路板設(shè)計功能進(jìn)行升級，可將其鏈接至外接STEP模型，從而使ECAD人員能直接將在MCAD軟件中完成的設(shè)計方案導(dǎo)入至AltiumDesigner中。此外，通過在軟件中添加某些相關(guān)特性，比如檢驗任意對象之間是否存在干擾/間距問題、可讀寫STEP文件等，AltiumDesigner就可以檢測到源STEP模型是否存在更新，并隨時在電子與機(jī)械領(lǐng)域之間建立動態(tài)鏈接。

?

??? Altium中國區(qū)技術(shù)支持與應(yīng)用經(jīng)理劉景伯表示，在滿足機(jī)械外殼設(shè)計要求的前提下，通過將ECAD-MCAD進(jìn)行集成，ECAD人員能夠以互動的方式靈活調(diào)節(jié)板面布局、組件放置乃至組件封裝選擇等，從而在電路板進(jìn)入原型設(shè)計或制造階段之前，確保PCB設(shè)計符合機(jī)械組件的間距限制要求，并減少ECAD與MCAD循環(huán)設(shè)計過程中重復(fù)測試的次數(shù)。

??? 利用交互布線引擎加速電路板布線進(jìn)程

?

??? 連接布線是決定完成個性化板級" title="板級">板級設(shè)計所需時間的重要因素。隨著高密度封裝技術(shù)，以及板級密度、層堆棧數(shù)量的不斷增加，布線工作的難度正不斷加大。“完全自動化的布線技術(shù)在相對有限的某些情況下能作為可行的解決方案。”但劉景伯同時強(qiáng)調(diào)說，“對布線設(shè)計影響最大的因素，實(shí)際上是取決于設(shè)計者能否改進(jìn)交互式布線技術(shù)，而不是簡單地控制布線。”

?

??? 此次，Altium推出了一種全新的交互式布線引擎來實(shí)現(xiàn)上述目的。劉景伯介紹說，該引擎基本的工作模式包括跡線和通道快速而可靠的推線功能、只需最少鼠標(biāo)點(diǎn)擊次數(shù)即可快速實(shí)現(xiàn)跡線放置的向?qū)筒季€模式、對已有跡線的自動環(huán)繞，以及智能化自動完成等。各種模式可獨(dú)立使用，也可結(jié)合使用，從而全面控制各種布線條件。

?

??? 他特別強(qiáng)調(diào)了光標(biāo)向?qū)筒季€模式。據(jù)悉，設(shè)計人員" title="設(shè)計人員">設(shè)計人員能夠利用該模式來“指導(dǎo)”布線，而不必對每段跡線進(jìn)行布局。引擎能以完全符合設(shè)計規(guī)則要求的方式智能化地放置跡線段，并盡可能密切跟隨光標(biāo)的移動。只需簡單地‘返回’到前一段路徑，就能取消某段布線。

?

??? 此外，AltiumDesigner還提供適用于單網(wǎng)和差分對" title="差分對">差分對的交互式長度調(diào)節(jié)功能，支持整個系統(tǒng)的全差分對、阻抗控制布線、多跡線布線、引腳和部件切換、自動FPGA引腳布線優(yōu)化，以及直觀式設(shè)計接口等功能。

?

??? 基于C語言的定制FPGA邏輯開發(fā)

?

??? AltiumDesigner標(biāo)配了大量基于定制FPGA的功能的組件。包括基本的邏輯塊、高級外設(shè)、處理器內(nèi)核等，可用于快速構(gòu)建FPGA主機(jī)服務(wù)系統(tǒng)。以前，需要通過FPGA庫組件才能創(chuàng)建結(jié)構(gòu)圖級的定制邏輯功能，或用Verilog或VHDL硬件描述語言定義定制邏輯，甚至需結(jié)合上述三項。

?

??? 此次AltiumDesigner的另一亮點(diǎn)則是支持用C編程語言定義定制邏輯。C代碼符號以底層C源代碼" title="源代碼">源代碼為參考基準(zhǔn)，就像Verilog或VHDL代碼一樣集成于設(shè)計方案中，符號上的端口代表底層源代碼引用的參數(shù)。

?

??? 在系統(tǒng)中添加的C代碼通過軟硬件編譯器轉(zhuǎn)換為VHDL，然后再與設(shè)計方案的其他部分一起合成至FPGA中。為系統(tǒng)所增加的相關(guān)特性可幫助設(shè)計人員從已定義的C代碼符號中生成C代碼模板，也可從底層源代碼生成C代碼符號。

?

??? 此外，通過軟硬件編譯器，還可以將C源代碼直接生成專用協(xié)處理器功能，使開發(fā)人員能夠在硬件中直接運(yùn)行一些功能來加速代碼執(zhí)行。并且可編寫定制C代碼邏輯塊，然后將這些邏輯塊直接連接至底層系統(tǒng)硬件中。

?

??? 這一功能的優(yōu)勢就在于，嵌入式開發(fā)人員只需方便地使用C語言編碼空間即可，而無需再學(xué)習(xí)新的語言或開發(fā)技術(shù)，同時還能參與創(chuàng)建運(yùn)行代碼的硬件。

?

??? 該產(chǎn)品其它發(fā)布亮點(diǎn)還包括：

?

???? *用自定義虛擬儀器組件實(shí)現(xiàn)FPGA的內(nèi)部測試；

??? *DesignInsight支持自動預(yù)覽；

??? *最新的設(shè)計數(shù)據(jù)發(fā)布特性進(jìn)一步完善設(shè)計發(fā)布管理；

??? *全新的內(nèi)電層顯示技術(shù)消除了制造差異；

??? *通過新版本的控制系統(tǒng)集成度完善管理；

??? *利用定制Wishbone接口組件快速設(shè)計基于FPGA的系統(tǒng)；

??? *AllegroPCB導(dǎo)入