隨著IC制造工藝的迅速發展，以DSP、FPGA為代表的數字芯片的計算處理能力和數據傳輸能力得到了大幅提升，同時，也給高速數字電路設計帶來了許多新的問題。芯片特征尺寸的減小、工作主頻和集成度的提高以及特殊的應用環境，使得數字電路系統電路設計時信號完整性(SI)分析、系統散熱設計、電磁兼容性(EMC)等問題不容忽視。近年來，借助EDA仿真軟件在整個電路設計過程中進行電、熱等方面綜合仿真的設計方法，逐步替代了依靠設計者經驗和參考設計的傳統方法，大大縮短了設計周期，并顯著提高了設計成功率。目前，主要芯片廠商都推出了相關芯片的仿真模型及仿真軟件，EDA供應商也提供了功能強大的電路設計仿真工具。HyperLynx正是一種針對整個系統電路設計的綜合仿真分析工具，包含多個不同功能的仿真模塊，能夠出色地完成信號完整性、熱分析、EMC等各項仿真任務，確保系統在設計階段就能預測和消除可能存在的問題。
    本文結合HyperLynx仿真軟件，以雷達信號處理機為例，提出了一種數字電路設計的綜合仿真方法，詳細分析了HyperLynx中各仿真模塊的功用、使用方法及仿真結果，為數字電路設計提供了借鑒。多次的工程實踐表明，在電路設計過程中合理運用HyperLynx進行綜合仿真能夠極大提高電路設計的成功率。
1 HyperLynx綜合仿真流程
1.1 HyperLynx仿真軟件介紹
    HyperLynx是MENTOR公司針對原理圖仿真驗證、信號完整性和電源完整性(PI)分析、熱仿真分析等問題提供的綜合仿真分析工具，包括Analog、LineSim、BoardSim和Thermal四個模塊。在系統電路設計過程中綜合運用各仿真模塊，可以為設計提出綜合性的指導和反饋建議，確保系統在設計階段就能達到預期要求。
    Analog模塊為原理圖驗證提供了數模混合電路仿真的功能，可以對原理圖中各點的靜態特性、工作波形及頻域特性進行仿真計算，還可以通過蒙特卡洛（Mente Carlo）分析或參數掃描（Parameter Sweep）分析，測試電路中元器件的參數在一定范圍內的變化對輸出波形的影響，為電路參數的優化提供參考。
    LineSim和BoardSim主要針對SI分析和PI分析，分別用于系統電路設計的Pre-layout（布線前）和Post-layout（布線后）仿真階段。在PI分析中，可以得到系統多電源區域的劃分策略以及電源退耦和濾波電容的各種參數，為電源設計及噪聲分析等復雜問題提供了指導。而進行SI分析時，通過LineSim和BoardSim的交互式使用，可以指導PCB疊層設計及實際的布局布線，分析信號的傳輸特性和串擾，保證系統電路高速的傳輸特性。此外，BoardSim還可進行多板仿真和接插件仿真，從系統整體角度考慮串擾強度、阻抗連續性、整個信號網絡的完整性及EMC等問題。
    熱仿真模塊Thermal則可直接將Layout文件導入到軟件中，這樣就解決了由于系統建模以及缺乏準確的輸入參數和邊界條件所導致的分析誤差較大的問題[1]。同時，Thermal還可以識別超過限值的元件和板溫度并給出整板的彩色溫度梯度圖，進而分析通過不同的散熱設計對于系統散熱性能的改善。
    運用HyperLynx的各仿真模塊可以對整個電路設計過程中出現的主要問題進行仿真分析。本文主要介紹運用LineSim、BoardSim和Thermal模塊在數字電路設計中進行SI仿真、熱仿真和EMC仿真的主要流程及仿真結果。
1.2 綜合仿真流程
    電子系統設計最重要的兩個因素即系統的功能性和穩定性。數字電路系統不僅要有豐富的設計功能，更重要的是在不同的工作環境下要有穩定的工作狀態，這對電路設計提出了嚴格的約束和極高的要求。首先，芯片的主頻越來越高，PCB布線密度越來越大，使得信號完整性等高速數字仿真問題顯得格外重要；其次，目前在數字電路系統的應用中，系統大多是封閉的并且安裝緊密，熱量的往復很大。以往設計中熱仿真分析未引起足夠的重視，導致系統在實際應用中不正常工作甚至崩潰，所以良好的導熱、散熱設計日漸成為影響系統設計的一個關鍵性的問題；第三，傳統的在PCB設計完成后才能暴露出的系統EMC與電磁輻射（EMI）等問題，將導致整個系統需要進行重復性設計，因此，在電路設計階段進行EMC與EMI分析成為提高系統設計效率的一個不容忽視的問題。
    針對以上數字電路設計中常見的幾個問題，圖1給出了運用HyperLynx進行綜合仿真的流程圖。仿真過程一般分以下幾個環節：

    (1)原理圖確定之后，根據系統設計需求及相關的器件資料確定仿真模型和仿真參數，在Pre-layout仿真中通過端接、時序、串擾等仿真確定電路布局布線規則、模塊間的拓撲關系、信號端接策略等。
    (2)在完成布局布線后，通過Post-layout仿真生成整板的信號完整性報告，對PCB進行局部修改，并對關鍵信號進行阻抗連續性、串擾等仿真。
    (3)對系統整體建模（包括安裝腔體），設置不同的工作環境條件，完成熱仿真，指導系統的散熱設計。
    (4)結合應用背景對系統整體進行EMC仿真。
2 設計實例
2.1 系統架構及仿真需求
    圖2是一個由4片ADSP-TS201和XC5VSX35T（Xilinx-Virtex5系列FPGA）構成的并行信號處理系統的結構框圖，用于某多功能雷達的實時信號處理。該系統采用共享總線的緊耦合架構，4個DSP通過高達4 Gb/s數據吞吐量的鏈路口實現了彼此的全互聯，可靈活地支持共享總線與消息傳遞兩類主要并行計算模型。同時，與外部其他板卡通過高速鏈路口及總線互聯，擁有高速、實時的數據交換與靈活可靠的控制能力。該系統要求電路設計必須滿足：

    (1)系統主頻能穩定運行于480 MHz（芯片最高主頻500 MHz)，為了保證各處理器同步，4片DSP及FPGA的工作時鐘必須同頻同相。
    (2)系統外頻，即共享總線能穩定運行于80 MHz，從而使得每個DSP可通過共享總線以相同速度訪問其他3個DSP及共享存儲器(SDRAM和Flash)。
    (3)系統主頻480 MHz的條件下，鏈路口能以最高性能全速運行，即雙向吞吐量960 MB/通道；
    (4)熱約束詳見本文熱仿真部分。
    下面將通過該實例來介紹如何運用HyperLynx各仿真模塊，以確保系統設計能夠滿足如上需求。表1給出了仿真中用到的仿真模型參數及部分約束條件，除特殊說明外，參數設置參照表1。

2.2 SI仿真
2.2.1 Pre-layout仿真
    (1)根據設計需求，確定總線拓撲結構及PCB疊層。
    目前，多片處理器互聯常用的總線拓撲主要有菊花鏈和星型兩種拓撲結構。在菊花鏈結構下，接收端DSP接收波形不僅傳輸延遲不同，而且靠近驅動端的DSP波形受到嚴重的反射影響。更重要的是，菊花鏈結構只適用于總線上僅有一個Master的情形，無法滿足設計需求中DSP0-DSP3中任何一個都可為驅動方(即總線Master)的需求，因而本設計中選擇星型結構的總線拓撲。在拓撲結構確定后，綜合考慮布線約束、布線空間、制造工藝、PCB厚度等方面的因素，就可以初步確定層數、層厚、介質厚度與介電常數、疊層分配等，調整合適的特征阻抗和傳輸速率，從而確定PCB的疊層設計。
    (2)通過端接策略和時序仿真，確定關鍵信號的端接方式和布線規則。
    為了保證信號完整性，從理論上講，星型拓撲結構的每個分支都應進行AC端接，然而每個分支進行端接的方案在實際中存在兩個問題：(1)端接元件數目巨大，布局布線難以實現；(2)負載增加，在DSP驅動能力一定的情形下，信號上升時間過長而無法滿足要求。因而實際設計中，應該結合器件的時序需求，合理安排端接，確保信號完整性滿足需求。
    圖3是TS201驅動強度配置為-5級、所有分支無端接時總線信號接收端的仿真結果。圖3中，Testload表示TS201數據手冊中時序參數測試時的標準負載對應的接收波形，其他則為實際拓撲結構和傳輸特性下幾個DSP和SDRAM的接收波形。由圖3可見，與標準負載下的接收信號相比，實際負載條件下的接收信號波形雖然有嚴重過沖，但TS201引腳內部的鉗位電路使之可兼容3.3 V信號，因而引起的過沖效應可以忽略，只要再分析信號的時序裕量即可。

    DSP處理器總線操作時序裕量的典型定義為：

    (3)通過串擾仿真，確定合理的布線間距等參數。
    在DSP、FPGA芯片和星型拓撲布線通道等區域布線密度很大，不同信號線間容易產生串擾。特別是總線類型的信號線，為了保持等長，通常采用1簇平行線，必須對線間距以及平行線最大長度等進行必要的限制。以DSP相鄰的兩數據線為例，若設線間距5 mil(1 mil=0.025 4 mm)、線寬7 mil、耦合長度1.5英寸(1英寸=2.54 cm)，則干擾源端對接收端產生的串擾信號幅度最大為243 mV，超過了150 mV串擾閾值要求。根據高速數字信號傳輸的相關理論，可采取加大線間距、減小平行走線（即耦合長度）等措施減少串擾影響，相關參數調整后的串擾信號明顯下降。
2.2.2 Post-layout仿真
    根據Pre-layout仿真得到的布線約束，完成PCB的布局布線。由于布局布線的密度很大，尤其是在星型拓撲的中心位置和BGA內部，而且高速信號也多集中在此區域，因此借助BoardSim的整板交互式仿真工具，設置相應的參數如串擾閾值、時延最大誤差、阻抗最大誤差等，可以得到整板的端接、時序、串擾、阻抗等信號完整性報告。
2.3 系統熱仿真
    熱通過傳導、對流、輻射三種方式傳遞[5]，熱仿真主要從這三個方面分別考慮，指導散熱設計。根據設計要求，在Thermal中導入PCB文件，設置熱仿真模型參數如表3所示。

    通常條件下，處理器的散熱可通過在其頂部加裝散射片來解決。從圖4可以看出，在系統非密閉的情況下，在DSP和FPGA上加裝散熱片(散熱片的參數設置見文獻[6])能夠有效地降低系統溫度。然而，許多應用中的多處理器系統往往處于密閉腔體中，熱往復很大，依靠散熱片擴大散熱面積的方法難以得到很好的效果。為了改善密閉環境下的散熱效果，通常可采用：(1)PCB平面層散熱；(2)PCB敷裸銅并使之與金屬腔體緊密相連，利用金屬腔體散熱；(3)專用的導熱管等。這些措施的散熱效果可通過在Thermal中設置適當的邊界條件來進行仿真。在本系統的散熱設計中，通過(1)和(2)兩種措施來增強散熱效果。根據實際結構設計，PCB三條邊與金屬殼體相連，從圖5的仿真結果可知，系統散熱得到了很好的解決，溫度控制在所有芯片的正常工作范圍內。系統的最高溫度出現在FPGA處，為了進一步改善散熱效果，可在FPGA頂部設計導熱管與腔體相連。

2.4 PCB板EMC仿真
    前面提到BoardSim的多板仿真可為EMC問題提供指導，在PCB以及系統設計時充分考慮疊層設置、屏蔽措施、接地設計等問題。通常，在數字系統中，時鐘信號是最大的輻射源，以系統與其他系統板間互聯的80 MHz時鐘線為例，在BoardSim中自動檢查該網絡的輻射，在測試距離為3 m時，80 MHz時鐘信號在各個頻點輻射都沒有超過FCC、CISPR-Class A&B[7]的輻射標準。
      本文針對數字電路系統設計中存在的信號完整性、散熱、EMC等問題，通過雷達信號處理機的設計實例，介紹了HyperLynx仿真工具中各個模塊的特點、功用及使用方法，為系統的散熱方案、總線拓撲結構及端接策略等提供了指導性的建議，預測并消除了大量可能存在的問題，為數字系統電路設計與仿真提供了重要參考。實踐表明，綜合運用HyperLynx仿真工具中的各個模塊進行數字電路系統設計，可以使PCB設計過程更加完整、準確，并顯著改善系統電路性能，提高設計的成功率。
參考文獻
[1] CLEMENS J M.The conceivable accuracy of experimental  and numerical thermal analysis of electronic systems[DB/OL]. IEEE，2001.
[2] Plexus Corp.ADSP-TS101S MP system simulation and analysis(Rev.1.2)[Z].Plexus Corp，2002.
[3] Analog Devices Inc.Datasheet final-ADSP-TS201 tiger-SHARC embedded processor(Rev.C)[Z].Analog Devices Inc，2006.
[4] JOHNSON H，GRAHAM M.High-Speed digital design：a  handbook of black magic[M].Prentice Hall PTR，1993.
[5] 余建祖.電子設備熱設計及分析技術[M].北京：北京航空航天大學出版社，2000.
[6] Analog Devices Inc.Thermal relief design for ADSP-TS201S tiger SHARC processors(EE-182)[Z].Analog Devices Inc，2004.
[7] PAUL C R.Introduction to electromagnetic compatibility (second edition)[M].John Wiley & Sons，Inc，2007.
[8] 張海風.HyperLynx仿真與PCB設計[M].北京：機械工業出版社，2006.
[9] Mentor Graphics Corp.HyperLynx thermal user manual(Rev.9.0.1)[Z].Mentor Graphics Corp，2008.