ARM處理器的可定制MCU處理DSP算法 | |
所屬分類:技術論文 | |
上傳者:serena | |
標簽: ARM處理器 MCU DSP算法 | |
所需積分:1分積分不夠怎么辦? | |
文檔介紹: DSP的使用正呈爆炸式發展。OFDM、GPS相關器、FFT、FIR濾波器或H.264之類計算密集型算法在從移動電話到汽車的各種應用中都很常見。設計人員實現DSP有三種選擇:他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本,但其極大的NRE和較長研制周期使其對許多設計而言并不適用。定制ASIC的研制周期可達一年之久,比最終產品的使用壽命都長。FPGA已占居較大的市場份額,因為其能提供比DSP處理器更好的吞吐量,而且沒有ASIC的極大NRE和較長研制周期。 因此,常常將基于ARM的MCU和FPGA結合使用來實現這些設計,其中FPGA實現設計的DSP部分。然而,FPGA也有其自身的不足--最突出的是功耗很高(靜態功耗接近2W),且性能比ASIC慢。FPGA時鐘用于邏輯執行時通常限制為50MHz,而ASIC可以400MHz或更高頻率執行邏輯。其他缺點還包括在IP載入基于SRAM的FPGA時安全性還不夠理想,成本也較高。盡管FPGA成本已迅速降低,但價格通常在10,000片左右就不再下降,因此仍比較昂貴。 新型可定制Atmel處理器(CAP)MCU具有的門密度、單元成本、性能和功耗接近基于單元的ASIC,而NRE較低且開發時間較快。與基于ARM的非可定制標準產品MCU一樣,不需要單獨的ARM許可。 可定制MCU利用新型金屬可編程單元結構(MPCF)ASIC技術,其門密度介于170K門/mm2與210K門/mm2之間,與基于單元的ASIC相當。例如,實現D觸發器(DFF)的MPCF單元與標準的單元DFF都使用130nm的工藝,所用面積差不多相同。 | |
現在下載 | |
VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2