| ANT系列分組密碼算法的FPGA高速實現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：721 K | |
| 標簽： ANT 分組密碼 Verilog HDL | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：ANT系列分組密碼算法是一種輕量級密碼算法，針對ANT-128/128算法，使用Verilog HDL分別對密鑰擴展模塊、加密模塊在Quartus II 15.0中進行工程實現(xiàn)，并采用46級全流水線結(jié)構(gòu)進行高速優(yōu)化。在Cyclone V系列5CGXFC7D6F31C7ES芯片中綜合結(jié)果表明，工程實現(xiàn)結(jié)果與標準向量值一致，兩模塊邏輯利用率分別僅占總資源的3%及7%，且基于流水線優(yōu)化后的加解密模塊工作頻率最高可達339 MHz，數(shù)據(jù)吞吐率最高可達43 Gb/s，能夠滿足大部分高速加密系統(tǒng)的需求。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2