| 基于極化碼的分布式信源編解碼系統的FPGA設計與實現 | |
| 所屬分類：技術論文 | |
| 上傳者：zhoubin333 | |
| 文檔大?。?span>609 K | |
| 標簽： 分布式信源編解碼 極化碼 FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹： 為解決在終端資源受限的場景下難以進行壓縮編碼的問題，在FPGA平臺上設計了一種基于極化碼的分布式信源編解碼系統。系統在反饋機制下通過刪除部分極化碼校驗比特實現了碼率自適應傳輸。最后采用Verilog硬件描述語言在Xilinx公司的Virtex-7系列開發板上進行硬件設計及系統實現。測試結果表明，采用時鐘頻率為200 MHz的情況下，系統的吞吐率可達到919 kb/s。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2