| 先進工藝芯片填充冗余金屬后的時序偏差分析及修復 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：487 K | |
| 標簽： 先進工藝 物理設計 冗余金屬 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在芯片物理設計的完成階段，為了滿足設計規(guī)則中金屬密度要求，需要填充冗余金屬。增加的金屬層會產生額外的寄生電容，導致芯片的時序結果惡化。40 nm以上的工藝節(jié)點中，這些額外增加的寄生電容對于時序的影響在0.12%左右，這個時序偏差甚至比靜態(tài)時序分析與SPICE仿真之間的誤差還小，在芯片設計時通常忽略它。然而在使用FinFET結構的先進工藝節(jié)點中，這個時序偏差必須要進行修復。以一款FinFET結構工藝的工業(yè)級DSP芯片為實例，使用QRC工具對比了芯片填充冗余金屬前后寄生電容的變化；使用Tempus工具分析了芯片時序結果發(fā)生偏差的原因；最后提出了一種基于Innovus平臺的時序偏差修復方法，時序結果通過簽核驗證，有效提高了時序收斂的效率。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2