| 基于FPGA的便攜心電智能診斷加速器及優化選芯方案 | |
| 所屬分類：技術論文 | |
| 上傳者：wwei | |
| 文檔大?。?span>1654 K | |
| 標簽： 心電檢測 深度學習 FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：心電圖（electrocardiogram， ECG）是診斷與心臟相關疾病的關鍵工具，可穿戴心電監護儀Holter是院外檢測的重要手段，小型化、便攜性、實時檢測是優化方向。人工智能技術應用于包括心電診斷的各個領域，但存在參數量大、難于小型化、計算速度慢的問題，不滿足便攜心電監護儀的要求，而可編程邏輯門器件（Field-Programmable Gate Array， FPGA）有并行加速的特性。在AI智能算法硬件化的工程應用上，存在成本、速度、資源利用率的權衡，需要進行科學的芯片選型。開發了一種基于1D-CNN的、用于心電診斷的BeatNet ，對于4分類的檢測任務，該模型具有98.5% 的分類準確率。在FPGA上實現BeatNet硬件化的實驗，經測試在Altera公司的DE1-SoC開發板上部署RTL級硬件網絡電路，最高頻率為69 MHz ，單個心拍診斷需要221個周期，總計算時間為3.31 μs，滿足實時標準。針對速度、功耗和成本指標評估了不同部署策略的性能，開發了一個選芯綜合指數，可以在僅損失0.2%精度、5 μs內完成單心拍的條件下，將FPGA計算芯片成本控制在200美元以內，滿足高速度、低成本、低功耗的要求，對工程優化有實用價值。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2